1 硬件需求介紹

圖1 卡拉ok硬件系統(tǒng)

1）麥克風(fēng)（microphone）

2）音頻ADC --PCM1080或其他音頻ADC

3）FPGA --卡拉ok系統(tǒng)

4）音頻DAC--PCM5102A

5）音響

6）顯示屏

2 音頻ADC DAC介紹

1) 音頻adc--pcm1080

PCM1808單端，模擬輸入24位，96kHz立體聲ADC。

性能：

– THD + N：–93 dB（典型值）

– SNR：99 dB（典型值）

–動(dòng)態(tài)范圍：99 dB（典型值）

過采樣抽取濾波器：

–過采樣頻率：×64

–通帶紋波：±0.05 dB

–阻帶衰減：–65 dB

–片上高通濾波器：0.91 Hz（48 kHz）

PCM音頻接口：

–主模式或從模式可選

–數(shù)據(jù)格式：24位I2S，24位左對(duì)齊

采樣率：8 kHz–96 kHz

圖2 PCM1080 框圖

2)音頻dac--PCM5102a:

PCM510xA 2.1 VRMS，112/106/100 dB音頻立體聲DAC具有PLL和32位384 kHz PCM接口。

PCM510xA 的動(dòng)態(tài)范圍、SNR以及THD的表現(xiàn)：

圖3 PCM5102A框圖

3 FPGA硬件系統(tǒng)介紹

圖4 fpga內(nèi)部音頻算法系統(tǒng)

音頻模擬信號(hào)經(jīng)過音頻adc采集后轉(zhuǎn)化為數(shù)字信號(hào)通過I2S送入FPGA，F(xiàn)PGA內(nèi)部可做均衡器算法，反饋抑制算法，高低通濾波器混響回聲以及變聲的音頻處理算法。

4 i2s的接收與發(fā)送

1)i2s概述

I2S(Inter—IC Sound)總線, 又稱 集成電路內(nèi)置音頻總線，是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標(biāo)準(zhǔn)，該總線專門用于音頻設(shè)備之間的數(shù)據(jù)傳輸，廣泛應(yīng)用于各種多媒體系統(tǒng)。I2S采用了沿獨(dú)立的導(dǎo)線傳輸時(shí)鐘與數(shù)據(jù)信號(hào)的設(shè)計(jì)，通過將數(shù)據(jù)和時(shí)鐘信號(hào)分離，避免了因時(shí)差誘發(fā)的失真，為用戶節(jié)省了購(gòu)買抵抗音頻抖動(dòng)的專業(yè)設(shè)備的費(fèi)用。

在飛利浦公司的I2S標(biāo)準(zhǔn)中，I2S主要有三個(gè)信號(hào)。

1.位時(shí)鐘 BICK（也叫串行時(shí)鐘SCLK），即對(duì)應(yīng)數(shù)字音頻的每一位數(shù)據(jù)，BCLK都有1個(gè)脈沖。BCLK的頻率=2×采樣頻率×采樣位數(shù)。

2.幀時(shí)鐘LRCK，(也稱WS)，用于切換左右聲道的數(shù)據(jù)。LRCK為“1”表示正在傳輸?shù)氖怯衣暤赖臄?shù)據(jù)，為“0”則表示正在傳輸?shù)氖亲舐暤赖臄?shù)據(jù)。LRCK的頻率等于采樣頻率。

3.串行數(shù)據(jù)SDATA，就是用二進(jìn)制補(bǔ)碼表示的音頻數(shù)據(jù)。

有時(shí)為了使系統(tǒng)間能夠更好地同步，還需要另外傳輸一個(gè)信號(hào)MCLK，稱為主時(shí)鐘，也叫系統(tǒng)時(shí)鐘（Sys Clock），是采樣頻率的256倍或384倍。隨著技術(shù)的發(fā)展，在統(tǒng)一的 I2S接口下，出現(xiàn)了多種不同的數(shù)據(jù)格式。根據(jù)SDATA數(shù)據(jù)相對(duì)于LRCK和SCLK的位置不同，分為左對(duì)齊（較少使用）、I2S格式（即飛利浦規(guī)定的格式）和右對(duì)齊（也叫日本格式、普通格式）。

以下是I2S Sample rate 44.1Khz 和48Khz部分系列。

2) 模式

左對(duì)齊模式：SDATA 的MSB在BCLK的第一個(gè)上升獲得根據(jù)LRCK的傳輸。

I2S模式：SDATA 的MSB在BCLK的第二個(gè)上升獲得根據(jù)LRCK的傳輸。

右對(duì)齊模式。