www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

  • 圖像壓縮編碼和解碼原理

    圖像壓縮編碼和解碼原理本節(jié)介紹圖像壓縮編碼的基本原理，圖像數(shù)據(jù)壓縮和解壓縮電路的基本結(jié)構(gòu)。它們是看影碟機(jī)電路圖的基礎(chǔ)知識(shí)。一、圖像壓縮的基本途徑 圖像的數(shù)據(jù)量極大，必須對(duì)其數(shù)據(jù)總量大大壓縮，才能夠存儲(chǔ)

  • 旋轉(zhuǎn)編碼器在線速度檢測(cè)控制中的應(yīng)用

    通過(guò)對(duì)盤絞式成纜機(jī)工作過(guò)程的分析，說(shuō)明了對(duì)收線電機(jī)的控制要求，采用AT89C51單片機(jī)為控制核心，通過(guò)檢測(cè)旋轉(zhuǎn)編碼器在單位時(shí)間內(nèi)輸出的脈沖數(shù)，與標(biāo)準(zhǔn)脈沖數(shù)進(jìn)行比較，控制收線電機(jī)調(diào)速器的給定值，從而控制收線電機(jī)的旋轉(zhuǎn)速度，實(shí)現(xiàn)了線纜的均勻走線速度控制。給出單片機(jī)與旋轉(zhuǎn)編碼器組成的閉環(huán)線速度控制系統(tǒng)的電路原理及主要控制程序的設(shè)計(jì)方法。其簡(jiǎn)潔的電路設(shè)計(jì)和典型的控制方法具有較高的參考價(jià)值。

  • 基于FPGA的雙通道旋轉(zhuǎn)變壓器測(cè)角系統(tǒng)

    提出了一種基于FPGA的雙通道旋轉(zhuǎn)變壓器測(cè)角電路設(shè)計(jì)方案，通過(guò)FPGA來(lái)控制AD2S82A、AD2S80A的解碼和同步問(wèn)題。同時(shí)用FPGA對(duì)轉(zhuǎn)換后數(shù)據(jù)進(jìn)行誤差補(bǔ)償和組合，以及二進(jìn)制角度值的轉(zhuǎn)換，提高了整個(gè)系統(tǒng)的集成度和可靠度。整個(gè)電路在Altium Designer 9．O設(shè)計(jì)環(huán)境下設(shè)計(jì)實(shí)現(xiàn)。采用Altera公司的EP2C35F484C6型FPGA芯片進(jìn)行FPGA部分的仿真，實(shí)驗(yàn)和仿真的結(jié)果很好地實(shí)現(xiàn)了該方案的設(shè)計(jì)功能，并滿足高精度、高速度轉(zhuǎn)換的設(shè)計(jì)要求。

  • 基于AVR的激光測(cè)距機(jī)綜合性能檢測(cè)設(shè)備設(shè)計(jì)

    為了確保激光測(cè)距機(jī)的性能，首先需要進(jìn)行性能檢測(cè)。在分析傳統(tǒng)激光測(cè)距性能檢測(cè)時(shí)因受位置和天氣條件的限制，故提出了模擬激光測(cè)距機(jī)的工作原理和激光傳輸過(guò)程的思路，研究了一個(gè)實(shí)現(xiàn)該思路的方案。結(jié)果表明，該檢測(cè)設(shè)備可使技術(shù)普查和日常維護(hù)在室內(nèi)方便地完成，檢測(cè)結(jié)果可數(shù)字化顯示，大大提高了檢測(cè)效率和測(cè)試精度。

  • 基于磁敏角度技術(shù)的拉線式位移傳感器的設(shè)計(jì)與應(yīng)用

    介紹MLX90316的結(jié)構(gòu)和特性，設(shè)計(jì)以LPC2136為CPU，MLX90316為位置反饋的拉線式位移傳感器，給出了基于MLX90316的位移檢測(cè)策略，并詳細(xì)分析了接口電路原理圖和編程原理。該傳感器具備一路RS 485通信鏈路和一路基于PWM可調(diào)電流輸出。試驗(yàn)證明，該傳感器克服傳統(tǒng)拉線式位移傳感器的易磨損、分辨力差、阻值偏低、高頻特性差等缺點(diǎn)，提高了測(cè)量精度。

  • 基于FPGA的復(fù)數(shù)浮點(diǎn)協(xié)方差矩陣實(shí)現(xiàn)

    基于FPGA的協(xié)方差矩陣運(yùn)算的實(shí)現(xiàn)大多采用的是定點(diǎn)計(jì)算方式，在運(yùn)算過(guò)程中，存在數(shù)據(jù)處理動(dòng)態(tài)范圍小，容易溢出，截?cái)嗾`差等問(wèn)題。加之以空間譜估計(jì)為研究背景的協(xié)方差矩陣運(yùn)算，大多得到的是針對(duì)特殊陣列模型的實(shí)對(duì)稱矩陣，不具備通用性。針對(duì)定點(diǎn)運(yùn)算的不足和該運(yùn)算的適用范圍，研究了浮點(diǎn)運(yùn)算和復(fù)數(shù)運(yùn)算的特點(diǎn)，提出了基于復(fù)數(shù)矢量的浮點(diǎn)協(xié)方差運(yùn)算的FPGA實(shí)現(xiàn)方案。在Altera＼stratix＼EP1S20F780C7中的仿真和調(diào)試結(jié)果表明了該方案的有效性。

  • 基于FPGA的軟件無(wú)線電調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

    針對(duì)數(shù)字基帶信號(hào)的特點(diǎn)和通信系統(tǒng)中對(duì)數(shù)字信號(hào)傳輸?shù)囊?，研究一種基于FPGA的DSP技術(shù)和DDS技術(shù)的軟件無(wú)線電調(diào)制器的設(shè)計(jì)方法。在FPGA平臺(tái)上設(shè)計(jì)具有ASK，F(xiàn)SK，PSK和QAM調(diào)制功能的軟件無(wú)線電調(diào)制器。該系統(tǒng)具有可重復(fù)編程和動(dòng)態(tài)重構(gòu)的優(yōu)點(diǎn)，使系統(tǒng)易于修改和功能升級(jí)，靈活性強(qiáng)。

  • 高速G．729ab聲碼器設(shè)計(jì)及其在媒體網(wǎng)關(guān)中的應(yīng)用

    以TMS320C6203為硬件平臺(tái)，設(shè)計(jì)了高速G．729ab多通道聲碼器。使用純匯編指令與C語(yǔ)言結(jié)合優(yōu)化編程提高核心編解碼算法效率，實(shí)時(shí)支持最大31個(gè)話路語(yǔ)音的G．729ab編解碼。利用TMS320C6203的在片外設(shè)McBSP提供聲碼器連接PSTN的標(biāo)準(zhǔn)E1接口，設(shè)計(jì)了用于分組數(shù)據(jù)收發(fā)的RTP協(xié)議接口，利用TMS320C6203的HPI接口方式與上層處理器連接，使得聲碼器可靈活地應(yīng)用于媒體網(wǎng)關(guān)。

  • 用PIC單片機(jī)控制DDS芯片AD9852實(shí)現(xiàn)雷達(dá)跳頻系統(tǒng)

    DDS具有分辨率高、轉(zhuǎn)換速度快的優(yōu)點(diǎn)。在一些需要高頻率分辨率、高轉(zhuǎn)換速度的應(yīng)用場(chǎng)合,尤其是雷達(dá)及通信系統(tǒng)中的跳頻信號(hào)源中,DDS技術(shù)具有其它頻率合成方法無(wú)法比擬的優(yōu)勢(shì),是一種很有發(fā)展前途的技術(shù)。介紹了DDS的基本原理及DDS芯片的功能特點(diǎn)以及DDS芯片AD9852的結(jié)構(gòu)、特點(diǎn),并采用PIC單片機(jī)控制AD9852,實(shí)現(xiàn)了跳頻頻率合成器。

  • 基于DDS和FPGA技術(shù)的高動(dòng)態(tài)擴(kuò)頻信號(hào)源的研究

    提出一種基于DDS和FPGA技術(shù)的高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源的實(shí)現(xiàn)方案。采用了DDS技術(shù)的芯片AD9854和AD9850,能夠模擬多普勒頻移,實(shí)現(xiàn)高動(dòng)態(tài)環(huán)境仿真。載波中心頻率變化范圍達(dá)到100kHz,變化率1.8kHz/s。

  • 直接數(shù)字頻率合成器DDS的優(yōu)化設(shè)計(jì)

    在深入理解DDS基本原理的基礎(chǔ)上，采用多級(jí)流水線控制技術(shù)對(duì)DDS的VHDL語(yǔ)言實(shí)現(xiàn)進(jìn)行了優(yōu)化，并進(jìn)行了異步接口的同步化設(shè)計(jì)，給出了DDS系統(tǒng)的時(shí)序仿真結(jié)果及其在FPGA中的資源占有率。

  • 一種基于FPGA的鎖相環(huán)位同步提取電路設(shè)計(jì)

    一般的位同步電路大多采用標(biāo)準(zhǔn)邏輯器件按傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)方法構(gòu)成，具有功耗大，可靠性低的缺點(diǎn)。用FPGA設(shè)計(jì)電路具有很高的靈活性和可靠性，可以提高集成度和設(shè)計(jì)速度，增強(qiáng)系統(tǒng)的整體性能。本文給出了一種基于fpga的數(shù)字鎖相環(huán)位同步提取電路。

  • 基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)

    針對(duì)采用線性調(diào)頻信號(hào)的寬帶雷達(dá)系統(tǒng)，完成單通道高速數(shù)據(jù)采集和數(shù)字脈沖壓縮系統(tǒng)的工程實(shí)現(xiàn)。系統(tǒng)使用ADS5500完成14位、60 MSPS的數(shù)據(jù)采集，使用FPGA實(shí)現(xiàn)1 024點(diǎn)的數(shù)字脈沖壓縮。脈沖壓縮模塊采用快速傅里葉變換IP核進(jìn)行設(shè)計(jì)，可以在脈沖壓縮的不同階段對(duì)其進(jìn)行復(fù)用，分別完成FFT和IFFT運(yùn)算，從而使硬件規(guī)模大大減少。系統(tǒng)采用塊浮點(diǎn)數(shù)據(jù)格式以提高動(dòng)態(tài)范圍，同時(shí)減小截?cái)?或舍入)誤差對(duì)輸出信噪比的影響。

  • 基于VHDL的16路可調(diào)速彩燈控制器設(shè)計(jì)

    彩燈作為一種常見(jiàn)的裝飾，在生活中應(yīng)用廣泛。為了使彩燈變得更加絢麗多彩，這里在QuartusⅡ開(kāi)發(fā)環(huán)境下，用VIIDL語(yǔ)言設(shè)計(jì)了一種可用于控制16路彩燈，具有4種彩燈變換模式，且變換速度可調(diào)的彩燈控制器。仿真結(jié)果表明，所設(shè)計(jì)的彩燈控制器成功地實(shí)現(xiàn)了4種變換模式的循環(huán)和各種變換速度的調(diào)節(jié)。最后，以ACEXlK系列EPlK30QC208芯片為硬件環(huán)境，驗(yàn)證了各項(xiàng)設(shè)計(jì)功能的正確性。

  • 農(nóng)用超聲波發(fā)生器的設(shè)計(jì)

    超聲波檢測(cè)迅速、方便、計(jì)算簡(jiǎn)單、易于做到實(shí)時(shí)控制，并且在測(cè)量精度方面能達(dá)到工農(nóng)業(yè)實(shí)用的要求。超聲波發(fā)生器就是利用超聲波的這些優(yōu)點(diǎn)來(lái)對(duì)目標(biāo)進(jìn)行實(shí)時(shí)處理的。在此設(shè)計(jì)的農(nóng)用超聲波發(fā)生器可生成1．5～1．8 MHz頻率段的超聲波，該超聲波可用來(lái)殺滅水蚤。該超聲波發(fā)生器利用8051單片機(jī)生成2個(gè)連續(xù)信號(hào)，依次經(jīng)過(guò)驅(qū)動(dòng)電路、倍頻電路、整波電路、和頻電路、選頻電路的相關(guān)處理后從發(fā)射端口發(fā)射出去。通過(guò)對(duì)信號(hào)檢測(cè)模塊的檢測(cè)結(jié)果分析可知：發(fā)射信號(hào)能夠達(dá)到預(yù)定要求。本超聲波發(fā)生器具有成本低廉、結(jié)構(gòu)簡(jiǎn)單、操作便易、用途多樣化等諸多優(yōu)點(diǎn)，可以在農(nóng)業(yè)及其相關(guān)領(lǐng)域普及使用。

發(fā)布文章