摘要：ML2036是Fairchild公司推出的可編程輸出頻率單片集成過(guò)零正弦波發(fā)生器，無(wú)需外部元件。通過(guò)串行SPI數(shù)字接口編程輸出DC-50kHz之間的任意頻率，滿(mǎn)量程分辨率1.5Hz，通過(guò)降低輸出頻率范圍可以提高分辨率，能夠提供±VREF或±VREP/2的電壓輸出幅度，是低頻率低成本正弦波應(yīng)用的理想選擇。文中介紹ML2036的原理和特性，并結(jié)合實(shí)例給出其應(yīng)用電路。
關(guān)鍵詞：DDS；正弦波；SPI；程近增益放大器；ML2036
中圖分類(lèi)號(hào)：TN74    文獻(xiàn)標(biāo)識(shí)碼：B    文章編號(hào)：1006-6977（2006）01-0041-03

1 引言

    在許多測(cè)試電路中往往需要產(chǎn)生頻率和幅度連續(xù)可調(diào)的過(guò)零正弦波信號(hào)，近年來(lái)DDS（數(shù)字直接頻率合成）技術(shù)比較迅速，廣泛應(yīng)用于通信領(lǐng)域，快速達(dá)到幾百兆甚至上千兆，這里僅介紹一款適合信號(hào)測(cè)試電路的低成本DDS－ML2036，其電路更為簡(jiǎn)潔實(shí)用。

2 ML2306的主要特點(diǎn)

    ML2306的主要特點(diǎn)如下：

    可編程輸出頻率DC－50kHz。
    正負(fù)雙電源供電，過(guò)零正弦波輸出。
    低增益誤差和諧波失真。
       3線(xiàn)SPI兼容串行微控制器接口。
    完全整合解決方案，無(wú)需外部元件。
       12MHz的時(shí)鐘輸入時(shí)頻率輸出分辨率1.5Hz（±0.75Hz）。
    集成3MHz－12MHz晶體振蕩電路。
    輸入時(shí)鐘頻率的1/2或1/8時(shí)鐘輸出。
       ML2306采用PDIP和SOIC兩種封裝，引腳排列如圖1所示，各引腳功能如表1所列（圓括號(hào)內(nèi)的引腳號(hào)為SOIC封裝）。

3 ML2306基本原理
    ML2306由可編程頻率發(fā)生器、正弦波發(fā)生器、晶體振蕩器和串行數(shù)字接口組成。

3.1 頻率發(fā)生器
    可編程頻率發(fā)生器通過(guò)16位數(shù)據(jù)字產(chǎn)生頻率穩(wěn)定的數(shù)字輸出。頻率發(fā)生器是由fCLKIN/4時(shí)鐘控制的相位累加器組成，每4個(gè)CLKIN周期存儲(chǔ)在數(shù)據(jù)鎖存器中的數(shù)據(jù)加到相位累加器，輸出頻率等于累加器溢出率。當(dāng)fCLKIN＝12.352MHz時(shí)，ΔfMIN＝1.5Hz（±0.75Hz），通過(guò)使用一個(gè)低輸入時(shí)鐘頻率可以獲得較高分辨率的頻率輸出。例如當(dāng)fCLKIN＝1MHz時(shí)，ΔfMIN＝0.12Hz（±0.06Hz）。
    輸出頻率：fOUT＝fCLKIN（D15－D0）DEC/223
    頻率分辨率：ΔfMIN＝fCLKIN/223

3.2 正弦波發(fā)生器
    正弦波發(fā)生器由正弦查找表、DAC和低通濾波器組成。正弦查找表存儲(chǔ)有正弦波的量化數(shù)據(jù)，在時(shí)鐘控制下循環(huán)輸出這些量化數(shù)據(jù)驅(qū)動(dòng)數(shù)模轉(zhuǎn)換DAC產(chǎn)生階梯正弦波，再經(jīng)過(guò)低通平滑濾波器便可產(chǎn)生平滑的正弦波。

    ML2036有一個(gè)基準(zhǔn)電壓VREF輸入。當(dāng)增益控制GAIN輸入邏輯1時(shí)，VOUT正弦波峰峰值電壓等于±VREF，VREF＝0V－（VCC－1.5V）；當(dāng)GAIN輸入邏輯0時(shí)VOUT峰峰值電壓等于±VREF/2，VREF＝0V－VCC。

    模擬輸出VOUT的零點(diǎn)偏移電壓VOS是峰峰值輸出電壓的函數(shù)，如果VOUT（P－P）＝2.5V，VOUT（MAX）＝±50mV，則VOS（MAX）＝±[（2.5＋VOUT（P－P））/100]。

3.3 晶體振蕩器
     晶體振蕩器為可編程頻率發(fā)生器產(chǎn)生一個(gè)精確的參考時(shí)鐘，可以在CLKIN和DGND之間放置一個(gè)3MHz－12.352MHz的晶體，不需要其他外部電容或元件，也可以直接用0－12MHz的外部時(shí)鐘驅(qū)動(dòng)CLKIN。BL2036還有兩個(gè)時(shí)鐘輸出用于驅(qū)動(dòng)其他外部器件，CLKOUT1是從CLKIN的2分頻輸出，CLKOUT2是從CLKIN的8分頻輸出。

3.4 串行數(shù)字接口
    串行數(shù)字接口由一個(gè)移位寄存器和數(shù)據(jù)鎖存器組成，時(shí)鐘輸入信號(hào)SCK、數(shù)據(jù)輸入信號(hào)SID和數(shù)據(jù)鎖存信號(hào)LATI可以與任何微處理器方便接口。數(shù)據(jù)線(xiàn)SID上的串行16位數(shù)據(jù)字在串行移位時(shí)鐘SCK上升沿進(jìn)入16位移位寄存器，數(shù)據(jù)裝載到移位寄存器后在LATI下降沿鎖存，LATI下降沿應(yīng)該出現(xiàn)在SCK低電平期間，時(shí)序如圖2所示。

3.5抑制模式和掉電模式
    ML2036具有抑制模式和掉電模式，設(shè)置情況如表2所列。如果PDN－INH是邏輯1，通過(guò)在移位寄存器所有位插入0，同時(shí)使LATI變?yōu)檫壿?/SPAN>1且保持為高電平，器件進(jìn)入掉電模式，在這種狀態(tài)下，功率消耗減少到11.5mW最大值，VOUT輸出為0V。也可以通過(guò)PDN－INH引腳變?yōu)檫壿?/SPAN>0使ML2036進(jìn)入掉電模式，而無(wú)需考慮移位寄存器內(nèi)容和LATI狀態(tài)。如果使PDN－INH引腳變?yōu)?/SPAN>VSS－（VSS＋0.5V），同時(shí)把移位寄存器所有位插入0并把LATI引腳變?yōu)檫壿?/SPAN>1，器件進(jìn)入抑制模式，VOUT將完成最后半個(gè)正弦波周期后接近VOS范圍，就如同沒(méi)有電壓輸出一樣，如圖3所示。

4 應(yīng)用電路
      ML2036簡(jiǎn)單易用，可以很方便的產(chǎn)生程控正弦波信號(hào)，圖4所示是ML2036產(chǎn)生程控增益正弦波的硬件原理設(shè)計(jì)，圖中的U3（AD5262）是程控?cái)?shù)字電位器，具有256個(gè)節(jié)點(diǎn)，正負(fù)雙電源供電，可以處理正負(fù)雙向交流信號(hào)，過(guò)零正弦波峰峰值（±2.5V）分辨率可以達(dá)到VREF/256＝10mW，再經(jīng)過(guò)運(yùn)放把峰峰值放大為20V。單片機(jī)AT89C2051用普通I/0口即可模擬ML2036和數(shù)字電位器AD5262的數(shù)字接口，從而對(duì)輸出正弦波進(jìn)行頻率和幅度的控制。再把單片機(jī)串口收發(fā)信號(hào)經(jīng)232電平轉(zhuǎn)換后接到PC機(jī)串口，就構(gòu)成幅度和頻率都可以連續(xù)程控的過(guò)零正弦波信號(hào)發(fā)生器。