在便攜式儀器設(shè)備中，往往要求其數(shù)據(jù)采集系統(tǒng)不僅具有速度快、精度高的特點(diǎn)，而且還要求其具有供電電壓低、體積小以及功耗小等特性。ADS8320是 Burr-Brown公司生產(chǎn)的逐次逼近式串行16位微功耗CMOS型高速A/D轉(zhuǎn)換器，它的線性度為±0.05%，工作電源在2.7V～5.25V范圍內(nèi)，采樣頻率最高可達(dá)100kHz；在2.7V供電和100kHz采樣速率下，其功耗僅為1.8mW，而在10kHz低速采樣時(shí)的功耗僅為0.3mW；在非轉(zhuǎn)換狀態(tài)時(shí)可處于關(guān)閉模式，此時(shí)功耗可低至100μW；ADS8320具有同步串行SPI/SSI接口，因而占用微處理器的端口較少；其差動(dòng)輸入信號(hào)范圍為500mV～VCC(工作電源)；采用8引腳MSOP小體積封裝。以上特點(diǎn)使ADS8320非常適用于便攜式電池供電系統(tǒng)中。

1 內(nèi)部結(jié)構(gòu)及引腳排列

ADS8320的內(nèi)部結(jié)構(gòu)如圖1所示，它由采樣/保持放大器、D/A轉(zhuǎn)換器、比較器、移位寄存器、控制邏輯電路、串行接口電路等組成。其管腳排列如圖2所示。各引腳的功能如下：

●VREF為外接參考電壓輸入端；

●+IN、-IN為外接差動(dòng)模擬信號(hào)輸入端；

●+Vcc、GND為供電電源接入端；

●CS/SHDN為片選/關(guān)斷控制端；

●DCLOCK為時(shí)鐘輸入端；

●DOUT為A/D轉(zhuǎn)換的數(shù)字結(jié)果串行輸出端。

2 工作時(shí)序

ADS8320與微處理器或其它數(shù)字系統(tǒng)采用同步3線串行接口進(jìn)行通信，其工作時(shí)序如圖3所示。

當(dāng)CS/SHDN 端從高電平變?yōu)榈碗娖剑ㄏ陆笛兀r(shí)，芯片的整個(gè)轉(zhuǎn)換和數(shù)據(jù)傳輸過(guò)程被初始化，DCLOCK端的最初4.5～5個(gè)時(shí)鐘脈沖用于對(duì)輸入模擬信號(hào)的采樣，此時(shí) DOUT端處于高阻態(tài)；在隨后的DCLOCK下降沿，DOUT端將輸出一個(gè)可持續(xù)一個(gè)脈沖周期的低電平信號(hào)，以作為將要輸出A/D轉(zhuǎn)換結(jié)果的標(biāo)志；緊接著在16個(gè)DCLOCK的控制下，從最高位（MSB）到最低位（LSB）依次由DOUT輸出16位轉(zhuǎn)換結(jié)果。

DCLOCK信號(hào)的下降沿可用來(lái)控制A/D轉(zhuǎn)換結(jié)果在DOUT端的同步傳輸，大多數(shù)接收系統(tǒng)對(duì)DOUT端轉(zhuǎn)換結(jié)果數(shù)字位流的采集在DCLOCK的上升沿進(jìn)行。

當(dāng)16 位轉(zhuǎn)換結(jié)構(gòu)傳輸結(jié)束后，若CS/SHDN端仍為低電平且DCLOCK端有控制脈沖，那么在DOUT端繼續(xù)輸出轉(zhuǎn)換結(jié)果，但此時(shí)是由最低位（LSB）到最高位（MSB）依次輸出，直到當(dāng)最高位輸出出現(xiàn)重復(fù)使DOUT端變成高阻態(tài)為止。即一次轉(zhuǎn)換數(shù)據(jù)最多輸出兩次，一次從高位到低位，一次從低位到高位。一般情況下，當(dāng)16位轉(zhuǎn)換結(jié)果輸出完畢后，置位或去掉DCLOCK脈沖，可使結(jié)果僅輸出一次。

當(dāng)CS/SHDN端接高電平（下降沿）時(shí)，ADS8320在關(guān)斷模式下低功耗工作，只有當(dāng)CS/SHDN端從高電平變?yōu)榈碗娖綍r(shí)，芯片方可重新初始化而進(jìn)行另一次A/D轉(zhuǎn)換。

3 與單片機(jī)的典型接口設(shè)計(jì)

圖4 以MCS-51系列單片機(jī)為例，給出了ADS8320與微處理的典型連接圖。ADS8320采用單電源Vcc(2.7V～5.25V)供電，外接參考電源直接由供電電源來(lái)提供，此時(shí)模擬輸入的最大范圍為Vcc。串行接口的外部時(shí)鐘DCLOCK及芯片的片選信號(hào)由單片機(jī)的P1.0口控制產(chǎn)生，轉(zhuǎn)換結(jié)果由 P1.2讀取。

在其它應(yīng)用中，外接參考電源可在 500mV～Vcc之間選擇，這同時(shí)決定了外接模擬電壓的最大范圍。但是過(guò)低的參考電壓雖然可提高A/D轉(zhuǎn)換的靈敏度且降低系統(tǒng)的抗干擾性能，同時(shí)需要連接更干凈的低噪聲電源，而且由于溫漂、增益誤差等原因也降低了A/D轉(zhuǎn)換的線性度。如采用+5V參考電源，則內(nèi)部噪聲干擾的典型值為1.5LSB；而采用 +500mV參考電源時(shí)的內(nèi)部噪聲干擾典型值為15LSB。

外部接入時(shí)鐘DCLOCK的頻率可以在24kHz～2.4MHz之間變化，分別對(duì)應(yīng)于1kHz和100kHz的A/D轉(zhuǎn)換速率。該電路對(duì)外接時(shí)鐘的占空比沒(méi)有特點(diǎn)要求，而只需高、低電平的持續(xù)時(shí)間大于200ns即可。

外接模擬信號(hào)從+IN、-IN端差動(dòng)輸入以及CS/SHDN的下降沿使轉(zhuǎn)換初始化后，它的前五個(gè)時(shí)鐘脈沖為采樣周期，這時(shí)差動(dòng)輸入信號(hào)被內(nèi)部電容采樣。而在轉(zhuǎn)換過(guò)程中，+IN、-IN端與內(nèi)部電路斷開(kāi)連接。為了保證轉(zhuǎn)換的線性度，-IN端的電平即不能低于GND-100mV，也能高于GND+1V。+IN端的電平應(yīng)保證在（GND-100mV）至（Vcc+100mV）之間。

A/D轉(zhuǎn)換的數(shù)字結(jié)果將在DCLOCK端的控制下由DOUT端連續(xù)輸出。如果DOUT端平時(shí)處于高阻態(tài)，則轉(zhuǎn)換結(jié)束后首先出現(xiàn)低電平的標(biāo)志位，隨后輸出從最高位到最低位的16位轉(zhuǎn)換結(jié)果。

下面以MCS-51系列單片機(jī)為例，給出ADS8320與單片機(jī)接口的具體程序：

CS EQU P1.0

DOUT EQU P1.1

DCLOCK EQU P1.2

……

CONV：CLR CS

WAIT：ACALL DELAY

CLR DCLOCK

ACALL DELAY

SETB DCLOCK ；在DCLOCK端產(chǎn)生脈沖

MOV C，DOUT ；在DCLOCK上升沿采樣

JC WAIT ；輸出D OUT非零則等待

MOV R7， 16 ；讀取16位轉(zhuǎn)換結(jié)果

READ：CLR DCLOCK

ACALL DELAY

SETB DCLOCK ：在DCLOCK端產(chǎn)生脈沖

MOV C，DOUT ；在DCLOCK上升沿采樣

RLC R0 ；低8位移入R0

RCL R1 ；高8位移入R1

ACALL DELAY

DJNZ R7，READ ；直到讀完16位

OVER：SETB CS ；轉(zhuǎn)換和讀數(shù)結(jié)束，進(jìn)入關(guān)斷模式

……

在上面的程序中，DELAY為延時(shí)子程序，用于決定DCLOCK端時(shí)鐘脈沖的高、低電平持續(xù)時(shí)間，可以根據(jù)單片機(jī)晶振頻率即指令執(zhí)行時(shí)間以及A/D轉(zhuǎn)換頻率高低的要求具體確定延時(shí)時(shí)間的長(zhǎng)短，以確定控制脈沖的頻率。轉(zhuǎn)換子程序CONV執(zhí)行后將進(jìn)行一次模擬信號(hào)采樣和A/D轉(zhuǎn)換，并將16位轉(zhuǎn)換結(jié)果以高位在前、低位在后的順序讀入R1和R0寄存器。