問(wèn)：ADI公司不給出ADG系列模擬開(kāi)關(guān)和多路轉(zhuǎn)換器的帶寬，這是為什么?

答：ADG系列模擬開(kāi)關(guān)和多路轉(zhuǎn)換器的輸入帶寬雖然高達(dá)數(shù)百兆赫，但是其帶寬指標(biāo)本身不是很有意義的。因?yàn)樵诟哳l情況下，關(guān)斷隔離(off?isolation)和關(guān)擾指標(biāo)都明顯變壞。例如，在1MHz情況下，開(kāi)關(guān)的關(guān)斷隔離典型值為70dB，串?dāng)_典型值為-85dB。由于這兩項(xiàng)指標(biāo)都按20dB/+倍頻下降，所以在10MHz時(shí)，關(guān)斷隔離降為50dB，串?dāng)_增加為-65dB；在100MHz時(shí)，關(guān)斷隔離降為30dB，而串?dāng)_增加為-45dB。所以，僅僅考慮帶寬是不夠的，必須考慮在所要求的高頻工作條件下這兩項(xiàng)指標(biāo)下降是否能滿足應(yīng)用的要求。(關(guān)斷隔離是指當(dāng)開(kāi)關(guān)斷開(kāi)時(shí)，對(duì)耦合無(wú)用信號(hào)的一種度量——譯者注。)

問(wèn)：哪種模擬開(kāi)關(guān)和多路轉(zhuǎn)換器在電源電壓低于產(chǎn)品說(shuō)明中的規(guī)定值情況下仍能正
常工作?

答：ADG系列全部模開(kāi)關(guān)和多路轉(zhuǎn)換器在電源電壓降到+5V或±5V情況下都能正常工作。受電源電壓影響的技術(shù)指標(biāo)有響應(yīng)時(shí)間、導(dǎo)通電阻、電源電流和漏電流。降低電源電壓會(huì)降低電源電流和漏電流。例如，在125°C，±15V時(shí)，ADG411關(guān)斷狀態(tài)源極漏電流IS(OFF)和漏極漏電流ID(OFF)都為±20nA，導(dǎo)通狀態(tài)漏極漏電流ID(ON)為±40nA；在同樣溫度下，當(dāng)電源電壓降為±5V，IS(OFF)和ID(OFF)降為±2?5nA，ID(ON)降為±5nA。在+125°C，±15V時(shí)，電源電流I DD ，I SS 和IL最大為5μA；在±5V時(shí)，電源電流，最大值降為1μA。導(dǎo)通電阻和響應(yīng)時(shí)間隨電源電壓降低而增加。圖1和圖2分別示出了ADG408的導(dǎo)通電阻和響應(yīng)時(shí)間隨電源電壓變化的關(guān)系曲線。

圖1 導(dǎo)通電阻與電源
電壓的關(guān)系曲線
問(wèn)：有些ADG系列模擬開(kāi)關(guān)是用DI工藝制造的，DI是怎么回事?

答：DI是英文Dielectric Isolation介質(zhì)隔離的縮寫(xiě)，按照DI工藝要求，每
個(gè)CMOS開(kāi)關(guān)的NMOS管和PMOS管之間都有一層絕緣層(溝道)。這樣可以消除普通的模擬開(kāi)關(guān)之間的寄生PN結(jié)，所以可以制造出完全防閂鎖的開(kāi)關(guān)。在采用PN結(jié)隔離(不是溝道)工藝中，

圖2 響應(yīng)時(shí)間與電源電壓的關(guān)系曲線

圖3 DI工藝結(jié)構(gòu)示意

PMOS和NMOS管中的N溝道和P溝道構(gòu)成一種反向偏置正常工作的二極管，當(dāng)模擬輸入信號(hào)超過(guò)電源電壓時(shí)，開(kāi)關(guān)處于過(guò)壓或斷電狀態(tài)，二極管正向偏置，構(gòu)成雙晶體管組成的類(lèi)似可控硅(SCR)電路。由于它對(duì)此電流劇烈地放大，最終導(dǎo)致閂鎖。然而，采用DI工藝制造的CMOS開(kāi)關(guān)不會(huì)產(chǎn)生這種二極管效應(yīng)，因此使器件防閂鎖。

問(wèn)：帶故障保護(hù)的多路開(kāi)關(guān)或通道保護(hù)器是如何工作的?

答：帶故障保護(hù)的多路開(kāi)關(guān)的一個(gè)通道或通道保護(hù)器是由兩個(gè)NMOS管和兩個(gè)PMOS管組成的。其中一個(gè)PMOS管不放在直接信號(hào)路經(jīng)上，通常將另一個(gè)PMOS管的源極接到它的襯底(背柵極)。這樣可以起到降低閾值電壓的作用，從而可增加正常工作條件下輸入信號(hào)的范圍。基于同樣理由，將一個(gè)NMOS管的源極和另一個(gè)管子的背柵極相連。正常工作期間，帶故障保護(hù)的多路轉(zhuǎn)換器和普通器件一樣工作。當(dāng)輸入通道出現(xiàn)故障時(shí)，這意味著輸入信號(hào)超過(guò)由電源電壓決定的閾值電壓。閾值電壓與電源電壓的關(guān)系如下：

對(duì)于正過(guò)壓情況，閾值電壓由(V DD -V TN )決定。其中V TN 為NMOS管的閾值電壓(典型值1?5V)；對(duì)于負(fù)過(guò)壓情況，閾值電壓由(V SS -V TP )決定。其中VTP 為PMOS管的閾值電壓(典型值2V)。當(dāng)輸入電壓超過(guò)上述閾值電壓而且通道未加負(fù)載時(shí)，通道輸出電壓可箝住到閾值電壓。

問(wèn)：當(dāng)出現(xiàn)過(guò)壓時(shí)，上述多路轉(zhuǎn)換器如何工作?

答：圖4和圖5示出了信號(hào)路經(jīng)晶體管在過(guò)壓條件下的工作情況。圖4示出了當(dāng)正過(guò)壓信號(hào)加到通道時(shí)，NMOS，PMOS和NMOS三個(gè)管子串聯(lián)工作的情況。當(dāng)?shù)谝粋€(gè)NMOS管的漏極電壓超過(guò)(V DD -V TN )時(shí)，它進(jìn)入飽和工作狀態(tài)。它的源極電位等于(V DD-V TN )，而其它兩個(gè)MOS管則處于非飽和工作狀態(tài)。

圖4 正過(guò)壓施加在通道上的工作情況

圖5 負(fù)過(guò)壓施加在通道上的工作情況

當(dāng)負(fù)過(guò)壓施加通道上漏極電壓超過(guò)閾值(V SS -V TP )時(shí)，PMOS管進(jìn)入飽和工作方式。像正過(guò)壓情況一樣，其它兩個(gè)MOS管都處于非飽和狀態(tài)。

問(wèn)：負(fù)載如何影響箝位電壓?

答：當(dāng)通道加負(fù)載時(shí)，其輸出電壓箝位在兩個(gè)閾值電壓之間。例如，負(fù)載為1kΩ，V DD =+15，在正過(guò)壓情況下，輸出電壓箝位在(V DD -V TN -ΔV)，其中ΔV為通道上兩個(gè)非飽和MOS管上產(chǎn)生的電壓降IR。這個(gè)例子說(shuō)明被箝位的NMOS管的輸出電壓低于13?5V。因?yàn)槠溆鄡蓚€(gè)MOS管的導(dǎo)通電阻通常為100Ω，所以流過(guò)的電流為13?5V/(1kΩ+100Ω)=12?27mA，在這兩個(gè)管子(NMOS和PMOS)上產(chǎn)生的電壓降為1?2V，從而使箝位電壓VCLAMP 為12?3V。因此出現(xiàn)故障期間的輸出電流由負(fù)載決定，即V CLAMP /RL。

圖6 箝位電壓的確定

問(wèn)：當(dāng)電源斷電時(shí)，帶故障保護(hù)的多路轉(zhuǎn)換開(kāi)關(guān)和通道保護(hù)器還有保護(hù)作用嗎?

答：有。當(dāng)電源電壓降低或突然斷電時(shí)，這種器件仍然有故障保護(hù)功能。
當(dāng)V DD 和V SS 等于0V時(shí)，如圖7所示，管子處于斷電狀態(tài)，此時(shí)電流小到亞納安
級(jí)。

問(wèn)：什么是“電荷注入”?

答：模擬開(kāi)關(guān)和多路轉(zhuǎn)換器中出現(xiàn)的電荷注入是指

圖7 電源斷電狀態(tài)

與構(gòu)成模擬開(kāi)關(guān)的NMOS和PMOS管相伴的雜散電容引起的一種電荷變化。模擬開(kāi)關(guān)的結(jié)構(gòu)模型以及與其相伴的雜散電容如圖8和9所示。模擬開(kāi)關(guān)基本上由一個(gè)

NMOS管和一個(gè)PMOS管并聯(lián)而成。對(duì)于雙極性輸入信號(hào)，這種結(jié)構(gòu)產(chǎn)生一個(gè)“浴盆”形電阻，其等效電路圖示出了由電荷注入效應(yīng)引起的主要寄生電容C GDN (NMOS管柵漏電容)和G GDP (PMOS管柵漏電容)。伴隨PMOS管產(chǎn)生的柵漏電容大約是NMOS管產(chǎn)生的柵漏電容的2倍，因?yàn)檫@兩種管子具有相同的導(dǎo)通電阻，PMOS管的面積大約是NMOS管的2倍。因此對(duì)于從市場(chǎng)上得到的典型模擬開(kāi)關(guān)來(lái)說(shuō)，伴隨PMOS管產(chǎn)生的雜散電容大約是NMOS管的2倍。

圖8 由寄生電容表現(xiàn)出的CMOS模擬開(kāi)關(guān)電路結(jié)構(gòu)

圖9 由電荷注入效應(yīng)引起的主要寄生電容表現(xiàn)出的等效電路

當(dāng)開(kāi)關(guān)導(dǎo)通時(shí)，正電壓加到NMOS管的柵極，而負(fù)電壓加到PMOS管的柵極。因?yàn)榧纳娙軨
GDN 和C GDP 失配，所以注入到漏極的正電荷和負(fù)電荷的數(shù)量不相等，這樣就造成模擬開(kāi)關(guān)輸出端的電荷遷移，呈現(xiàn)出負(fù)向電壓的尖脈沖。因?yàn)槟M開(kāi)關(guān)現(xiàn)在處于導(dǎo)通狀態(tài)，所以負(fù)電荷通過(guò)模擬開(kāi)關(guān)的導(dǎo)通電阻(100Ω)很快地放電掉。在第5μs處的仿真的曲線可以說(shuō)明這一點(diǎn)(見(jiàn)圖10和11)。當(dāng)開(kāi)關(guān)斷開(kāi)時(shí)，負(fù)電壓加到NMOS管的柵極，而正電壓加到PMOS管的柵極。

從而使充電電荷加到模擬開(kāi)關(guān)的輸出端。因?yàn)槟M開(kāi)關(guān)現(xiàn)在處于斷開(kāi)狀態(tài)，所以對(duì)這種注
入正電荷的放電路經(jīng)是一種高阻狀態(tài)(100MΩ)。這樣使開(kāi)關(guān)在下次導(dǎo)通之前負(fù)載電容一直

存貯這個(gè)電荷。這種仿真曲線清楚地說(shuō)明，CL上帶的電壓(由于電荷注入)在第25μs再次
導(dǎo)通之前一直保持170mV。在這一點(diǎn)又將等量的負(fù)電荷注入到輸出端，從而使CL上的電壓
降到0V。在第35μs此模擬開(kāi)關(guān)再次導(dǎo)通，上述過(guò)程以這種周期方式連續(xù)進(jìn)行。

圖10 用于圖11仿真輸出曲線的時(shí)序圖

圖11 100kHz模擬開(kāi)關(guān)電荷注入效應(yīng)仿真輸出曲線

當(dāng)開(kāi)關(guān)頻率和負(fù)載電阻降低時(shí)，由于模擬開(kāi)關(guān)在下次切換之前才能把注入電荷泄漏掉
，所以開(kāi)關(guān)輸出包含正向尖峰和負(fù)向尖峰，如圖12所示。

圖12 在開(kāi)關(guān)頻率和負(fù)載電阻很低情況下模擬開(kāi)關(guān)輸出曲線

問(wèn)：如何改善模擬開(kāi)關(guān)的電荷注入作用?
答：如上所述，電荷注入效應(yīng)是由于NMOS管和PMOS管的寄生柵漏電容的失配造成的。如果使寄生柵漏電容匹配，那么就幾乎不會(huì)有電荷注入效應(yīng)。ADI公司的CMOS模擬開(kāi)關(guān)和多路轉(zhuǎn)換器都能夠很精密地做到這一點(diǎn)。通過(guò)在NMOS管的柵極和漏極之間引入一個(gè)虛擬電容(C DUMMY )的方法來(lái)解決它們之間的匹配問(wèn)題，如圖13所示。遺憾的是，只有在規(guī)定的條件下才能實(shí)現(xiàn)寄生電容的匹配，即PMOS管和NMOS管的源極電壓都必須為0V。這樣做是因?yàn)榧纳娙軨 GDN 和C GDP 不恒定，而是隨其源極電壓變化而變化的。當(dāng)NMOS和PMOS管

圖13 在V
SOURCE =0V條件下，實(shí)現(xiàn)寄生電容的匹配

的源極電壓變化時(shí)，其通道深度變化，從而使C GDN 和C GDP 跟著變化。因此電荷注入效應(yīng)在V SOURCE =0V時(shí)的匹配情況，對(duì)于V SOURCE 為其它值時(shí)提供參考。注：在匹配條件下，即V SOURCE =0V，模擬開(kāi)關(guān)的產(chǎn)品說(shuō)明中通常給出電荷注入值。在這種情況下，大多數(shù)模擬開(kāi)關(guān)的電荷注入值一般都非常好，最大2~3pC，但對(duì)于V SOURCE 等于其它值，電荷注入值將增加，增加程度依具體器件而定。許多產(chǎn)品說(shuō)明都給出電荷注入值與源極電壓V SOURCE 關(guān)系曲線。

問(wèn)：在應(yīng)用中，我如何減小電荷注入效應(yīng)?

答：由于一定量的電荷注入引起的電荷注入效應(yīng)在模擬開(kāi)關(guān)的輸出端產(chǎn)生一種電壓毛刺。尖峰幅度是模擬開(kāi)關(guān)輸出的負(fù)載電容以及開(kāi)關(guān)的導(dǎo)通時(shí)間和關(guān)斷時(shí)間的函數(shù)，負(fù)載電容越大，輸出電壓毛刺越小，即Q=C×V或V=Q/C，其中Q恒定。當(dāng)然，增加負(fù)載電容不是總能做到的，因?yàn)樗鼤?huì)減少通道的帶寬。但是對(duì)于音頻應(yīng)用來(lái)說(shuō)，增加負(fù)載電容是減少那些無(wú)用的“劈拍”和“卡搭”聲的有效方法。選擇導(dǎo)通時(shí)間和關(guān)斷時(shí)間短的模擬開(kāi)關(guān)也是減小輸出端尖峰幅度有效方法。因?yàn)樵谳^長(zhǎng)的時(shí)間范圍內(nèi)注入相同數(shù)量的電荷，從而使電漏泄時(shí)間變長(zhǎng)，因此使毛刺變寬，而幅度降低。有些音頻模擬開(kāi)關(guān)，例如SSM?2401/SSM?2412(其導(dǎo)通時(shí)間規(guī)定為10ms)采用上述方法是非常有效的。還值得指出的是，電荷注入效應(yīng)與模擬開(kāi)關(guān)的導(dǎo)通電阻密切相關(guān)。通常導(dǎo)通電阻R ON 越低，電荷注入作用越壞。其原因顯然與導(dǎo)通電阻的幾何尺寸有關(guān)，因?yàn)樵黾蛹覰MOS和PMOS管的面積會(huì)降低R ON ，而增大C GDN 和C GDP 。因此適當(dāng)選擇R ON 來(lái)降低電荷注入效應(yīng)的方法，對(duì)于許多應(yīng)用也是一種選擇。

問(wèn)：如何評(píng)估模擬開(kāi)關(guān)和多路轉(zhuǎn)換器的電荷注入作用?
答：評(píng)估模擬開(kāi)關(guān)和多路轉(zhuǎn)換器電荷注入作用的最有效方法如圖14(左)所示。用相當(dāng)高的工作頻率(＞10kHz)控制開(kāi)關(guān)的導(dǎo)通和斷開(kāi)，在(高阻探頭)示波器的輸出端觀察輸出波形，測(cè)得的類(lèi)似曲線如圖14(右)所示。注入到負(fù)載電容的電荷注入量按公式ΔVOUT ×CL計(jì)算，其中ΔV OUT 是輸出脈沖幅度。

圖14 電荷注入作用的評(píng)估方法