CMOS集成電路使用時(shí)的技術(shù)要求

1.CMOS集成電路輸入端的要求

CMOS集成電路具有很高的輸入阻抗，其內(nèi)部輸入端接有二極管保護(hù)電路.以防范外界干擾、沖擊和靜電擊穿。CMOS集成電路的輸入端懸空時(shí)輸入阻抗高，易受外界噪聲干擾，使電路產(chǎn)生誤動(dòng)作。破壞正常的邏輯關(guān)系，而且也極易使柵極感應(yīng)靜電造成擊穿損壞。所以，對(duì)于“與”門、“與非”門CMOS集成電路的多余端采取接高電平措施;對(duì)于“或”門、“或非”門CMOS集成電路的多余端采取接低電平措施。如果電路的工作速度要求不高，功耗也不需要特別考慮，則可采用多余的輸入端和使用端并用的措施加以解決。輸入端的電流不能超過1mA(極限值為10mA)，必須在輸入端加適當(dāng)?shù)碾娮柽M(jìn)行限流保護(hù)(一般在12V的工作電壓時(shí)，輸入端加1.2kΩ的電阻進(jìn)行限流保護(hù))。輸入信號(hào)不可大于VDD小于VSS,否則輸入保護(hù)二極管會(huì)因正向偏置而引起大電流。在工作或測(cè)試時(shí)，必須先接通電源后再加信號(hào)，先撤除信號(hào)后再關(guān)電源。如果輸入信號(hào)的上升或下降時(shí)間過長(zhǎng)。容易造成虛假觸發(fā)而導(dǎo)致器件失去正常功能，還會(huì)造成損耗。對(duì)4000B系列，上升或下降時(shí)間限于15us以內(nèi)。否則，須使用史密特觸發(fā)電路對(duì)輸入信號(hào)整形。在CMOS集成電路的輸入端與機(jī)械接點(diǎn)連接或應(yīng)用在其他特殊情況下，輸入端接線過長(zhǎng)。使分布電容和分布電感較大，很容易形成LC振蕩，破壞CMOS中的保護(hù)二極管。

CMOS集成電路的工作電源電壓一般在3—18V之間.由于CMOS集成電路的工作電壓范圍寬，不使用穩(wěn)壓的電源電路也可以工作。但當(dāng)系統(tǒng)中有模擬應(yīng)用的門電路時(shí)，最低工作電壓則不應(yīng)低于4.5V。工作在不同電源電壓下的器件，其輸出阻抗、工作速度和功耗也會(huì)不同.在使用中應(yīng)注意。CMOS器件輸出端不允許直接和VCC或VSS連接，否則將導(dǎo)致器件損壞。

2.防靜電要求

如果輸入電路中沒有一定的抗靜電措施，CMOS集成電路很容易造成電路的毀滅性破壞。CMOS集成電路應(yīng)放在抗靜電的材料中儲(chǔ)存和運(yùn)輸。工作人員不宜穿化纖衣服、硬塑料底的鞋，手或工具在接觸集成塊前最好先接一下地。對(duì)器件引線矯直、彎曲或人工焊接時(shí).使用的設(shè)備必須接地良好。由于保護(hù)電路吸收的瞬變能量有限，太大的瞬變信號(hào)和過高的靜電電壓將使保護(hù)電路失去作用。在焊接CMOS管腳時(shí)，電烙鐵必須可靠接地，利用電烙鐵斷電后的余熱焊接，并先焊接其接地腳，以防電烙鐵漏電擊穿器件輸入端?？偠灾珻MOS集成電路在包裝、儲(chǔ)存、運(yùn)輸、焊接等環(huán)節(jié)中可能產(chǎn)生的靜電問題，仍須謹(jǐn)慎對(duì)待，采取各種措施預(yù)防，并且接地良好、可靠。

3.接口與驅(qū)動(dòng)要求

CMOS集成電路與運(yùn)放接口時(shí)。運(yùn)放如果使用單電源。并且與CMOS使用的電源一樣，則可直接連接。如果運(yùn)放采用雙電源。CMOS采用的是獨(dú)立的另一組電源，在電路中，則要采用鉗位保護(hù)電路，使CMOS輸入電壓處在10V與地之間。接口電阻既作為CMOS的限流電阻，又對(duì)二極管進(jìn)行限流保護(hù)。邏輯器件的接口電路主要應(yīng)注意電平匹配和輸出能力兩個(gè)問題，要和器件的電源電壓結(jié)合起來考慮。例如，CMOS集成電路和TTL等其他電路的連接.其電路相互之間的電源電壓和輸入、輸出電平及電流不相同，則其前級(jí)電路的輸出電流必須滿足后級(jí)電路對(duì)輸入電流的要求：前級(jí)電路輸出的邏輯電平必須滿足后級(jí)電路對(duì)輸入電平的要求，它們之間的連接是通過電平轉(zhuǎn)換或電流轉(zhuǎn)換電路完成的。CMOS集成電路既可以將同一個(gè)芯片幾個(gè)同類電路并接起來提高驅(qū)動(dòng)能力。也可以選用驅(qū)動(dòng)能力較強(qiáng)的緩沖放大器來提高驅(qū)動(dòng)能力。