摘要：給出了并行多通道接收機(jī)方案，以多速率信號處理理論為基礎(chǔ)，采用了寬帶中頻帶通采樣的軟件無線電架構(gòu)。使用TI的數(shù)字上／下變頻轉(zhuǎn)換器GC5016作為接收機(jī)的核心芯片，主要介紹了GC5016的結(jié)構(gòu)和功能，及其作為數(shù)字下變頻器的使用，重點(diǎn)對CIC和PFIR兩種濾波器在抽取重采樣和濾波整型中的作用進(jìn)行了理論分析和仿真研究。CPLD作為主要的外圍器件，產(chǎn)生配置時(shí)序，在上位機(jī)的控制下完成重配置功能。設(shè)計(jì)大量采用可編程器件，具有較高的集成度、靈活性和廣泛的應(yīng)用前景。
關(guān)鍵詞：軟件無線電；多速率信號處理；CIC濾波器；PFIR濾波器；GC5016

0 引言
    軟件無線電(Software Radio)，也稱軟件定義的無線電(Software Defined Radio)，是一種既能夠兼容多種制式的無線通信設(shè)備，也能夠滿足未來個(gè)性化通信需求的無線通信體系結(jié)構(gòu)及技術(shù)。20世紀(jì)90年代初，美國MITRE公司的首席科學(xué)家J．Mitola首先提出這個(gè)概念。它足將模塊化、標(biāo)準(zhǔn)化和通用化的硬件單元以總線或者交換方式連接起來構(gòu)成的通用平臺，通過在這種平臺上加載模塊化、標(biāo)準(zhǔn)化和通用化的軟件，實(shí)現(xiàn)各種無線通信功能的一種開放體系結(jié)構(gòu)及技術(shù)。
    促使軟件無線電產(chǎn)生和發(fā)展的原因主要包括軍事、民用、技術(shù)和市場需求住內(nèi)的現(xiàn)實(shí)需求以及大規(guī)模集成電路、個(gè)人計(jì)算機(jī)及其網(wǎng)絡(luò)、高速數(shù)字信號處理、新型軟件工程方法、現(xiàn)代控制論等技術(shù)進(jìn)步的產(chǎn)物。

1 中頻接收機(jī)總體設(shè)計(jì)
    軟件無線電的基本思想就是盡可能地簡化射頻模擬前端，使A／D變換盡可能地靠近天線，盡早地完成模擬信號的數(shù)字化，并對其盡可能多地用軟件進(jìn)行處理?？梢钥闯?，A／D起著最為關(guān)鍵的作用，但目前A／D的性能無法實(shí)現(xiàn)射頻直接采樣，所以目前的軟件無線電接收機(jī)采用了折衷方案，大都是在中頻上完成數(shù)字化。本研究針對的是已完成模擬下變頻的70MHz或者140MHz的中頻信號。硬件的總體設(shè)計(jì)框圖如圖1所示。4路A／D對中頻信號進(jìn)行采樣，并送入GC5016完成數(shù)字下變頻，FPGA完成部分基帶信號處理，在PCI9054橋接芯片的控制下通過PCI總線將處理后的數(shù)據(jù)送入PC機(jī)進(jìn)行再處理。同時(shí)，PC上位機(jī)通過PCI總線控制CPLD對GC5016和FPGA進(jìn)行配置和重配置，具有一定的可重構(gòu)性。

    盡管采用了中頻帶通采樣技術(shù)，但相對于FPGA或者DSP處理能力來說，數(shù)據(jù)速率仍然太高，很難滿足實(shí)時(shí)性要求。一個(gè)實(shí)際的無線信號帶寬有限，對單信號采樣時(shí)所需的采樣率并不高，對采樣數(shù)據(jù)進(jìn)行抽取，以降低采樣率是完全可行的。多速率信號處理中的抽取理論是軟件無線電接收機(jī)的理論基礎(chǔ)。圖2是一個(gè)完整的D倍抽取器結(jié)構(gòu)圖，圖中HLP(ejw)為其帶寬小于π／D的低通濾波器，是濾除信號頻譜中高于π／D的部分，用以防止采樣率降低后信號頻譜造成的混疊。

2 模塊功能描述
2．1 數(shù)字下變頻(DDC)
    GC5016是一種靈活的寬帶四信道數(shù)字上下變頻器，可設(shè)計(jì)用于高速、高帶寬的數(shù)字信號處理應(yīng)用，例如3G蜂窩收發(fā)基站的發(fā)送和接收信道，也可用于通用目的的數(shù)字濾波。四個(gè)相同的處理信道可以獨(dú)立地配置為上變頻，下變頻或者兩上兩下的組合。本文將它們配置為四個(gè)下變頻通道，作為通用的數(shù)字濾波器使用。在四信道模式下輸入速率高達(dá)160 MSPS，無雜散動態(tài)范圍為115 dB，16個(gè)255階的FIR濾波器，64個(gè)并行輸入／輸出位，提供靈活的I／O選項(xiàng)。
    在下變頻模式中，信道接收實(shí)數(shù)據(jù)或者復(fù)數(shù)據(jù)，在選定的載波頻率上解調(diào)，并進(jìn)行抽取，自動增益放大，產(chǎn)生20位的輸出。信道的輸出信號經(jīng)過格式化后，以實(shí)數(shù)或者復(fù)數(shù)的形式加到四個(gè)輸出端口，完成數(shù)字下變頻。
    下變頻信道處理流程中，首先經(jīng)過接收輸入格式器(Receive Input Formatter，RINF)將ADC采樣的數(shù)據(jù)格式轉(zhuǎn)化為復(fù)輸入格式。在混頻段，通過接收輸入信道選擇(Receiver Input Selection，RSEL)、數(shù)控振蕩器(Numericallv Controlled Oscillator，NCO)和復(fù)混頻邏輯，將中頻信號載波頻率混頻搬移至0 Hz，形成零中頻信號或稱基帶信號?；祛l之后是5級的積分梳狀(Cascade Integrator Comb)抽取濾波器，提供1～256的整數(shù)倍抽取和復(fù)濾波?？删幊痰挠邢逈_擊響應(yīng)濾波器(Programmable Finite Impulse Response Filter，PFIR)提供CIC的矯正，頻譜銳化以及進(jìn)一步的抽取，PFIR的抽取率是1～16倍。復(fù)功率計(jì)對信號增益進(jìn)行監(jiān)視，輸出下變頻之后的信號。
2．2 基帶處理
    軟件無線電的基帶處理需要具有如下特征：強(qiáng)大的運(yùn)算能力、完全的靈活性、模塊化、可增減性和開放的體系結(jié)構(gòu)。FPGA以很高的集成度和靈活的可重新配置功能，非常適合軟件尢線電基帶處理領(lǐng)域。在FPGA中可以完成信號的載波估計(jì)和同步，符號時(shí)鐘估計(jì)和同步，信道均衡，信號的解調(diào)、解擴(kuò)等等。通過上位機(jī)的控制和交互，完成部分乃至全部的基帶處理，并將數(shù)據(jù)通過PCI總線送入計(jì)算機(jī)，依靠廉價(jià)的PC以及其組成的計(jì)算機(jī)網(wǎng)絡(luò)完成部分基帶和上層數(shù)據(jù)的處理工作。
2．3 重配置電路
    軟件無線電要求在一個(gè)通用的硬件平臺上實(shí)現(xiàn)各種通信功能，因此可重構(gòu)性必然成為軟件無線電的根本特性。FPGA可以根據(jù)不同的配置信息構(gòu)建不同的硬件電路，再配合微處理器或者其他可編程器件來模擬FPGA的配置時(shí)序，這就可以實(shí)現(xiàn)對FPGA重配置的控制。在此思想指導(dǎo)下，本文利用CPLD的通用I／O口產(chǎn)生配置時(shí)序，通過PCI總線傳送新的配置文件，在上位機(jī)的控制下，實(shí)現(xiàn)了對FPGA的重新配置。上／下變頻芯片GC5016的重配置與FPGA相同，被控芯片和上位機(jī)的相互配合即在一定程度上實(shí)現(xiàn)了系統(tǒng)的在線重構(gòu)技術(shù)。PCI9054芯片用于FPGA，CPLD和PCI總線之間的橋接工作，已經(jīng)相當(dāng)成熟，在此不再贅述。

3 濾波器理論分析
    GC5016芯片包含兩類濾波器，CIC(級聯(lián)積分梳狀)濾波器和PFIR(可編程有限沖擊響應(yīng))濾波器。CIC濾波器已被證明在高速抽取或插值系統(tǒng)中是非常有效的單元。在下變頻中CIC可以將中頻采樣的信號按需要降低到基帶。CIC濾波器是IIR和FIR濾波器的組合，它能用簡單的結(jié)構(gòu)、較少的資源靈活地實(shí)現(xiàn)輸入、輸出數(shù)字信號的速率變換，往往在DDC中用作第一級處理。
    FIR濾波器，即有限沖擊響應(yīng)濾波器是指沖激響應(yīng)函數(shù)h(n)為有限個(gè)值的數(shù)字濾波器。FIR濾波器具有許多獨(dú)特的優(yōu)越性，除了可以做成具有嚴(yán)格的線性相位外，還可以滿足任意的幅度特性要求，也不存在不穩(wěn)定問題，且設(shè)計(jì)相對成熟。
    理論分析中采用了實(shí)信號形式進(jìn)行分析，而實(shí)際的芯片處理通過模塊復(fù)制實(shí)現(xiàn)了復(fù)信號的處理。
3．1 CIC濾波器
    CIC濾波器用來實(shí)現(xiàn)第一級的整數(shù)倍抽取，如圖3所示。該濾波器的沖激響應(yīng)具有如下形式：

    當(dāng)，它與主瓣電平(D)的差值為13．46 dB?？梢?，單極CIC濾波器的旁瓣電平較大，阻帶衰減很差。為了降低旁瓣電平，可以采用多級CIC濾波器級聯(lián)的方法，如圖4所示，GC5016采用五級級聯(lián)的方式，提供1～256級的抽取率，具有67dB左右的阻帶衰減，基本滿足實(shí)際需求。其頻率響應(yīng)為：
   

    由于CIC濾波器的通帶傾斜較大，信號通過CIC濾波器之后，頻譜會產(chǎn)生一定的傾斜，且伴有較大損耗，所以后端的PFIR濾波器在繼續(xù)對信號進(jìn)行抽取降速的基礎(chǔ)上，還要對信號進(jìn)行一定程度的補(bǔ)償，以便抵消CIC濾波器的通帶傾斜。
3．2 PFIR濾波器
    用一個(gè)已知的窗函數(shù)ω(k)去截取一個(gè)理想濾波器的沖激函數(shù)hid(k)，就能得到一個(gè)實(shí)際可用的FIR濾波器沖擊函數(shù)h(k)，即窗函數(shù)法，這是最簡單、最常用的設(shè)計(jì)FIR濾波器的方法。常用的窗函數(shù)ω(k)有矩形窗、漢寧窗、海明窗、布-哈窗(Blackman-Harris)以及凱撒(Kaise r)窗等。除此之外，還有等波紋最佳一致逼近法(Parks-Mcclellan最優(yōu)法)及頻域采樣法等。
    FIR濾波器的階數(shù)即窗函數(shù)長度是由濾波器的實(shí)際需求決定的，對于某些類型的窗函數(shù)，給定δp，δs，fC，fA等濾波器參數(shù)就可確定所需的濾波器階數(shù)。例如對凱撒窗，當(dāng)δ=δp=δs時(shí)，則N由下式給出：
   
    式中：△f，fC，fA分別為實(shí)際模擬帶寬和頻率值；fs為采樣頻率。由上式可見，數(shù)字濾波器的階數(shù)N與濾波器的歸一化過渡帶寬度成反比，與濾波器帶內(nèi)波動的對數(shù)值成正比，過渡帶越窄帶內(nèi)波動越小，所需的濾波器階數(shù)越大，實(shí)現(xiàn)起來也越困難，所以實(shí)際應(yīng)用中，需要對
三者進(jìn)行權(quán)衡折衷。目前有很多商用濾波器設(shè)計(jì)軟件包可供選擇，Matlab的信號處理和濾波器設(shè)計(jì)工具箱，提供了強(qiáng)大的設(shè)計(jì)和仿真功能。本文使用Matlab對GC5016的濾波器設(shè)計(jì)進(jìn)行了仿真。

4 仿真及結(jié)果
    仿真實(shí)用Matlab的濾波器設(shè)計(jì)工具箱，假設(shè)抽取因子M=8，差分延時(shí)D=1，信號通帶為2 MHz，阻帶衰減Ast為80 dB，采樣率fs為100MHz，則CIC濾波器的幅頻響應(yīng)如圖5所示。

    假設(shè)FIR濾波器的抽取因子M2=4，阻帶為4．25 MHz，通帶為2．25 MHz，通帶紋波A。為0．1 dB，則FIR濾波器的幅頻響應(yīng)如圖6所示，級聯(lián)之后的幅頻響應(yīng)如圖7所示。

    濾波器設(shè)計(jì)工具箱可以直接導(dǎo)出上述濾波器的系數(shù)，通過相應(yīng)的開發(fā)工具寫入GC5016的配置文件，即完成了從仿真到實(shí)踐的開發(fā)過程。

5 結(jié)語
    軟件無線電以可升級和可重配置的軟件來實(shí)現(xiàn)各種無線電功能的新架構(gòu)，在軍用和民用領(lǐng)域越來越顯示出強(qiáng)大的生命力。本文介紹了以數(shù)字上下變頻器GC5016和可重配置的FPGA為核心的多通道接收機(jī)設(shè)計(jì)。實(shí)驗(yàn)表明，該多通道接收機(jī)具有一定的靈活性和開放性。未來還可以在4通道的基礎(chǔ)上，利用多個(gè)多通道接收機(jī)實(shí)現(xiàn)新一代陣列處理系統(tǒng)，具有較強(qiáng)的牛命力和廣泛的應(yīng)用前景。