摘要：基于CSMC0．5μm標準CMOS工藝，采用復(fù)用型折疊式共源共柵結(jié)構(gòu)，設(shè)計一種折疊式共源共柵運算放大器。該電路在5V電源電壓下驅(qū)動5pF負載電容，采用Cadence公司的模擬仿真工具Spectre對電路進行仿真。結(jié)果表明，電路開環(huán)增益達到了71．7 dB，單位增益帶寬為52．79 MHz，開環(huán)相位裕度為60．45°。

關(guān)鍵詞：CMOS工藝；折疊式共源共柵；運算放大器；Spectre

運算放大器是模擬電路中最重要和最通用的單元電路之一，同時也是許多模擬系統(tǒng)和數(shù)／?；旌闲盘栂到y(tǒng)中的一個完整模塊。運放具有足夠大的正向增益，當加負反饋時，閉環(huán)傳輸函數(shù)與運算放大器的增益幾乎無關(guān)。利用這個原理可以設(shè)計很多有用的模擬電路和系統(tǒng)。對運算放大器最主要的要求是有一個足夠大的開環(huán)增益以符合負反饋的概念。模擬電路的速度和精度與運算放大器的性能有關(guān)，為了得到更快的速度和更高的精度，要求運算放大器具有更寬的單位增益帶寬和更高的直流電壓增益。

目前常見的幾種放大器結(jié)構(gòu)包括兩級運算放大器、套筒式共源共柵放大器以及折疊共源共柵運放等。兩級運放的輸出擺幅在各種放大器結(jié)構(gòu)中是最大的，然而其主要缺點是頻率特性差；套筒式運放在各種放大器結(jié)構(gòu)中功耗最低、頻率特性好、速度高和帶寬大，但該電路的信號共模輸入范圍和輸出擺幅太??；折疊式共源共柵運算放大器具有增益帶寬大、低頻增益高、擺幅大、速度高、頻率特性好等諸多優(yōu)點，得到廣泛應(yīng)用。R Assaad等人提出的復(fù)用型折疊式共源共柵(Recycling Folded Cascode，RFC)結(jié)構(gòu)比折疊共源共柵運算放大器具有更高的增益帶寬、低頻增益和擺率，同時并不增加功耗和設(shè)計面積。本文利用復(fù)用型折疊式共源共柵單級運放結(jié)構(gòu)，在5 V電壓下驅(qū)動5 pF負載電容，設(shè)計了一個單級運放。使增益帶寬為52．79 MHz，低頻開環(huán)增益為71．7 dB，相位裕度為60．45°，相比文獻中的折疊式共源共柵運算放大器的增益帶寬4．05 MHz，提高了約13倍；低頻開環(huán)增益為43．5 dB，提高了28 dB；相位裕度為59°，而相位裕度在60°以上系統(tǒng)趨于穩(wěn)定，所以該復(fù)用型折疊式共源共柵單級運放結(jié)構(gòu)系統(tǒng)穩(wěn)定性上也有一定改善。

1 電路分析以及設(shè)計

1．1 折疊式共源共柵運算放大器電路分析

文獻中的折疊式共源共柵運算放大器的輸入級均采用差分放大器的電路結(jié)構(gòu)，選用輸入管時，一般采用PMOS管，整個電路的結(jié)構(gòu)如圖1所示。

圖1(a)為偏置電路，I1和I2是基準電流，偏置電路提供主電路中所用的所有偏置電壓，在實際中為了滿足匹配，偏置電路中管子長度應(yīng)該與運放中相應(yīng)的管子的長度相等。圖1(b)為運放主結(jié)構(gòu)，其中M0為折疊共源共柵運放的輸入管提供偏置電流。M1，M2為PMOS差分輸入管，M5，M6與M1，M2形成輸入共源共柵管，M7，M8，M9，M10構(gòu)成的共源共柵鏡把雙端輸出轉(zhuǎn)化成單端輸出，并提高了輸出阻抗，有益于提高增益。

1．2 RFC電路設(shè)計及分析

新型的復(fù)用型折疊式共源共柵運算放大器是從文獻中折疊式共源共柵運算放大器的基礎(chǔ)上改進而來。如圖2的復(fù)用型折疊式共源共柵運算放大器主電路中，文獻中折疊式共源共柵運算放大器的M1，M2被分成M1a，M1b，M2a，M2b，流過每個管子的電流為IO／2。M3，M4被分成電流鏡M3a，M3b和M4a，M4b，比率為3：1，這種電流鏡的跨接確保了小信號電流來源于M5，M6的源端，M11，M12的輸入電壓大小與M5，M6相同，設(shè)計管子寬長比尺寸一樣，M11，M12維持了M3a，M3b，M4a，M4b漏電勢，幫助改善它們之間的匹配性。

圖2中左邊部分為偏置電路，其中Vbp1為M0管提供偏置電流，Vbp2為M7，M8提供偏置電壓。Vbn2為M5，M6，M11，M12提供偏置電壓。I1，I2為外部引入的基準電流。在引入I2后，流過M1，M14，M15，M16的電流相同，根據(jù)電流公式，寬長比與Von(過驅(qū)動電壓)成反比，調(diào)節(jié)寬長比使|Von|在120～400 mV之間，很容易就能得到Vbp1。計算Vbp1，Vbp2的方法相同。在電路進行DC仿真時，M1和M13工作在線性區(qū)。

為了證明復(fù)用型折疊式共源共柵運算放大器相比文獻中折疊式共源共柵運算放大器具有的優(yōu)越性，在分析電路時，假定所有管子工作在飽和區(qū)，飽和區(qū)電流公式為：

首先分析兩種電路的低頻增益，低頻增益的公式為：Av=GmR0。在折疊式共源共柵運算放大器運放中：GMFC=gm1；復(fù)用型折疊式共源共柵運算放大器中：GMRFC=4gm1a，考慮到M1的尺寸是M1a的2倍，由公式Gm=2I／(VGS-VTH)可知，gm1=2gm1a，在相同的輸出電阻情況下，2倍的輸入跨導(dǎo)，大約會給運放帶來6 dB的增益提升。在兩個運放的輸出電阻分析中，由運放主電路的右邊電路的小信號模型有：

ROFC=gm6 rds6(rds2‖rds4)‖gm8 rds8 rds10            (2)

RORFC=gm6 rds6(rds2a‖rds4a)‖gm8 rds8 rds10         (3)

假設(shè)其他參數(shù)相同的條件下，由公式rds=1／(λID)可知，RORFC比RRFC大。因此，復(fù)用型比傳統(tǒng)型折疊式共源共柵運放在低頻增益上有8～10 dB的提升。

低頻增益和帶寬的乘積叫做增益帶寬(GBW)，目前它是放大器的品質(zhì)因數(shù)，也是放大器的最重要的指標。在增益開始下降的那一點稱為帶寬BW或者-3 dB頻率，它由輸出電阻R與負載電容C的乘積所得的時間常數(shù)決定。在電路設(shè)計中，帶寬公式為：

其中g(shù)m1=2gm1a，從公式可以看出GBWRFC比GBWFC要大很多。在設(shè)計復(fù)用型折疊式共源共柵運算放大器時，要使其穩(wěn)定工作，其相位裕度(PM)要保證在60°以上。公式為：

式中：fp1為運放主極點；fp2運放非主極點；fz為運放零點。在復(fù)用型折疊式共源共柵運放中，主極點是由時間常數(shù)RORFC CL決定，非主極點由M5，M6源端寄生電容C2和該點的電阻R2的乘積決定。為了使運放的相位裕度保持在60°以上，必須使得非主極點頻率大于2．2倍增益帶寬。在復(fù)用型折疊式共源共柵中，M5，M4源端的寄生電容為：

C2=CGS5+CSB5+CGD3a+CdB3a+CGD1a+CdB1a

在圖3中，M1a的電流I1a與M5的電流I5都流過M3a，M3a必須要有足夠的柵寬以滿足在比較小的驅(qū)動電壓下能傳導(dǎo)大電流，所以寄生電容CGD3a和CdB3a相當大。f2=1／(C2R2)，C2大，f2就會變小。要使f2大于2．2倍增益帶寬，必須推高f2。用減少流入M3a和M4a的電流的方法就可以達到目的。因為電流減小，M3a和M4a的柵寬也相應(yīng)減小，從而C2也減小，f2便增大。

2 電路仿真結(jié)果

圖2中各個MOS管的參數(shù)如表1所示。

所設(shè)計的電路仿真用Cadence公司的模擬仿真工具Spectre，仿真模型用CSMC0．5 μm標準CMOS工藝模型。電路交流仿真結(jié)果見圖3。由圖中增益曲線看出曲線在頻率10 kHz處開始下降，所以帶寬為10 kHz，增益為71．7 dB。頻率大于10 kHz，其增益開始降低，降低到0 dB處的頻率為增益帶寬，值為52．79 MHz。由圖中相位曲線看出，增益降為0 dB時，相位為-119．55°，相位裕度就為60．45°。所以電路增益帶寬為52．79 MHz，低頻增益為71．7 dB，相位裕度為60．45°。與文獻中折疊式共源共柵運算放大器的增益帶寬4．05 MHz，低頻開環(huán)增益43．5 dB，相位裕度59°相比，其在增益，帶寬和系統(tǒng)穩(wěn)定性上都有很大提高。

3 結(jié)語

本文在文獻中折疊共源共柵運放和復(fù)用型折疊共源共柵運放的分析基礎(chǔ)上，設(shè)計了一種高性能折疊共源共柵單級運放，具有高開環(huán)低頻增益、高增益帶寬。采用CSMC0．5μm標準CMOS工藝模型，Cadence公司的模擬仿真工具Spectre對電路進行直流和交流仿真。結(jié)果表明：電路的增益帶寬為52．79 MHz，低頻開環(huán)增益為71．7 dB，相位裕度為60．45°，其各項指標與均有較大提高，設(shè)計令人滿意。