CMOS晶體管的柵極 (CMOS運算放大器的輸入端)有極低的輸入電流。必須設計附加的電路來對脆弱的柵極進行ESD和EOS保護。這些附加的電路是輸入偏置電流的主要來源。這些保護電路一般都通過在電源軌之間接入鉗位二極管來實現(xiàn)。圖1a中的OPA320 就是一個例子。這些二極管會存在大約幾皮安的漏電流。當輸入電壓大約達到電源軌中間值的時候，漏電流匹配的相當好，僅僅會存在小于1皮安的殘余誤差電流而成為放大器輸入偏置電流。

當輸入電壓接近電源電壓時，兩個二極管泄漏電流間的關系會發(fā)生變化。輸入電壓靠近軌底的時候，舉例來講，當D2的反相電壓接近零時，其泄漏電流值會減小。D1的泄漏會使得輸入終端輸出更高的偏置電流。顯而易見，當輸入電壓為正電源軌的時候，相反的情況會發(fā)生。輸入偏置電流值指的是在泄漏近乎匹配并且泄漏值極低的軌中間點測試所得到的值。

輸入電流和輸入電壓間的變化曲線如圖1b所示。對于任何給定的單元，都存在一個使輸入電流為零的輸入電壓(假設沒有顯著的封裝或者電路版圖的泄漏)。事實上，使用軌到軌運算放大器時，通常可以在輸入端使用自偏置(圖2)，同時輸出將漂移到對應零輸入偏置電流點的電壓。這是一個有趣的實驗，然而卻不是很實用。

JFET輸入的放大器有所不同，比如說OPA140 。對OPA140 來講，輸入晶體管的柵極是一個二極管結，同時二極管結的泄漏電流常常是輸入偏置電流的主要來源。輸入二極管結通常會更大，因此會比保護二極管更容易泄漏。因此輸入偏置電流往往是不定向的。它會跟隨放大器變化。

由此可以得出結論。一定注意，如果極低偏置電流對電路非常重要，仔細查看性能圖表來收集所有可以得到的信息。如果在接近正電源軌或者負電源軌的情況下操作，你將會得到較高的輸入偏置電流。這將會引出另外一個重要的點-輸入偏置電流會隨著溫度的增加而顯著增加。在后邊的博客中會給出更多關于溫度效應的討論。

本文適用于大多數(shù)通用的CMOS和JFET的放大器，然而還存在一些為極低輸入偏置電流而設計的專用放大器。他們使用創(chuàng)新的保護電路獨特的插腳引線來使IB在3fA的范圍之內，比通用放大器低三個數(shù)量級。比如說：

LMP7721-3fA輸入偏置電流的CMOS運算放大器

INA116-極低輸入電流的儀表放大器