基于美國聯(lián)邦通訊委員會(FCC)的E911定向和定位業(yè)務(LBS)，期望緊跟這一標準的全球定位系統(tǒng)(GPS)接收機隨時準備在無線通信中扮演一個至關重要的角色。成功的E911/LBS產(chǎn)品與業(yè)務將會需要具有以下特征的解決方案：能在移動電話中實現(xiàn)GPS功能，而且是低成本、低功耗、高精度并具有高靈敏度及良好的抗擾性。
GPS接收機通常包括兩個功能塊：無線電射頻前端和基帶數(shù)字信號處理器(DSP)。如今，隨著CMOS數(shù)字技術的發(fā)展，已允許將基帶處理設計轉(zhuǎn)移至半導體生產(chǎn)商，利用如CEVA公司的DSP內(nèi)核在系統(tǒng)級上實現(xiàn)。理想情況下，RF前端也能采用標準的生產(chǎn)工藝，并可轉(zhuǎn)移至各個生產(chǎn)商那里來實現(xiàn)。

嵌入式GPS解決方案的支持包括開發(fā)一種方法，即用最少的重新設計時間在射頻集成電路(RF IC) 解決方案上適當?shù)靥峁┚哂泄杼卣鞯腉PS。接下來對該方法進行了解釋，并討論如何在安捷倫?司的高級設計系統(tǒng) (ADS) 仿真器上利用軟件模型方法來評估射頻 IC設計。

無線接收機設計通常分為兩個方面：頂級或系統(tǒng)級需求設計，例如芯片增益與頻率規(guī)劃；以及單獨的電路模塊性能設計。傳統(tǒng)的設計方法中，對于系統(tǒng)設計，DSP設計和RF設計都采用不同的設計工具。RF IC設計人員通常必須協(xié)調(diào)高密度電路中模擬、數(shù)字和RF信號的不同的模擬結(jié)果。例如，將雙極晶體管與無源元件和高速CMOS邏輯電路集成在一起，就會對電路的運行帶來很大不確定性，通過需要模擬一個鎖相環(huán)(PLL)來說明，這時，設計師就必須對數(shù)字計數(shù)器/除法器和模擬壓控振蕩器(VCO)進行聯(lián)合仿真。

GPS無線設備的最初設計和研發(fā)需要一個仔細的設計過程，其焦點集中在目標過程技術的特殊性和明確性。將其轉(zhuǎn)化成知識產(chǎn)權(IP)以應用到其它設計過程需要一種比最初的設計階段顯著地減少研發(fā)時間和費用的方法。確實，絕大部分消費產(chǎn)品的研發(fā)時間非常短，通常只有初次示范設計所需時間的50～70％。

因此，就需要這樣一種方法，它能支持頻域與混合域仿真技術；優(yōu)化和統(tǒng)計設計工具；以及附加設備，系統(tǒng)，還有行為模型。該方法即允許自上而下的設計方法又允許自下而上的設計方法，這樣，由不同處理器模型產(chǎn)生的晶體管級的變化就能被傳送至系統(tǒng)級。ADS允許同時使用時域和諧波平衡非線性仿真技術。

該法能夠?qū)Σ捎酶呒?.13 μm CMOS工藝和先進設計的單芯片GPS接收機與分離的射頻和數(shù)字芯片進行折衷比較(允許將數(shù)字知識產(chǎn)權集成到主芯片中)。用來幫助確定總的系統(tǒng)性能的軟件會受益于基于先進的SiGe(SiGe) BiCMOS工藝的分離無線設備(圖1)。該無線設備設計指的是XPERT-GPS RF平臺(圖2)，它為GPS提供了無線射頻前端，以用于移動通信中，例如手機和個人數(shù)字助理(PDA)。

為了實現(xiàn)高度集成，小于1.5dB的噪聲指數(shù)，低功耗以及低系統(tǒng)成本，該無線設計采用了 SiGe雙級CMOS (SiGe BiCMOS) 工藝。該無線設備將GPS L1頻帶下變頻到1575.42 MHz，并完成一個可選的1b符號/幅度或2b符號/1b幅度的模數(shù)(ADC)轉(zhuǎn)換以產(chǎn)生3.78 MHz的基帶信號，該基帶信號被送入基帶處理器。

一個利用外部溫度補償晶體振蕩器(TCXO) 的可變頻率設計方案，提供了必不可少的本地振蕩(LO)頻率和基帶時鐘頻率，能用一個單板設計來支持從10～26 MHz的不同的參考時鐘頻率。作為選擇，對于低成本的應用場合，在使用內(nèi)置振蕩器電路的設備中，可以使用一個晶體。

RF子系統(tǒng)的關鍵挑戰(zhàn)在于，在一個移動電話手機中具備兩種操作功能能力的同時，來滿足GPS鏡像抑制的要求。必須在相互不利的RF環(huán)境中，以及優(yōu)化過程中提供良好的協(xié)處理能力，這些優(yōu)化對象包括稀缺的空間資源，帶寬，電源，處理功率，以及在存在手機協(xié)議產(chǎn)生的干擾環(huán)境下的每秒數(shù)百萬條指令(指令周期為時鐘周期) 。

在多抽象層次上使用ADS研發(fā)出來了GPS 射頻模型， 以產(chǎn)生并發(fā)送GPS信號到一個單通道基帶相關器進行解調(diào)。利用該方法，在硅工藝實現(xiàn)過程中，能夠定義、優(yōu)化并規(guī)定每個模塊的性能，從而簡化了將設計轉(zhuǎn)移到其它半導體工藝過程中的工作。該方法同時也允許射頻集成電路知識產(chǎn)權作為CEVA模塊被用在客戶測試平臺中，因此減少了在一個給定的系統(tǒng)環(huán)境中仿真和提取性能參數(shù)所用的時間。

圖3顯示了在設計仿真器窗口中的射頻 IC的頂級原理圖。該仿真器允許顯示每個模塊的特性，這樣就可以輕易地觀察到模擬環(huán)境參數(shù)。這很重要，因為每一個符號都可能包含子層級信息。

該仿真器必須能仿真關鍵系統(tǒng)性能參數(shù)，包括噪聲、線性度、增益、靈敏度、頻率及調(diào)制度。圖4顯示了一個有代表性的GPS頻譜的功率譜密度(PSD)和熱噪聲。注意該GPS信號的辛格函數(shù)(sinx/x)特性。該射頻 IC必須能夠處理比噪聲電平約低20 dB的信號，只有通過集成，直到該信噪比(SNR)大于0，該接收器才能從噪聲中恢復該GPS信號。