0 引言
    計算輸出機試驗臺在現(xiàn)有的通用計算機的基礎(chǔ)上，利用它的ISA擴(kuò)展槽，進(jìn)行了電路的設(shè)計。同時進(jìn)行了相應(yīng)的軟件調(diào)試，來模擬計算主機。
    試驗臺的主要功能是給計算輸出機送出所需角速度α1、β1、α2、β2、α3、β3等數(shù)字信號，同時能對輸出機進(jìn)行各項檢查以及各個模擬電壓量在工作范圍內(nèi)進(jìn)行平穩(wěn)性檢測。

1 設(shè)計原理
    任何一個微處理器都要與一定數(shù)量的部件和外圍設(shè)備連接，但如果將各部件和每一種外圍設(shè)備都分別用一組線路與CPU直接連接，那么連線將會錯綜復(fù)雜，甚至難以實現(xiàn)。為了簡化硬件電路設(shè)計、簡化系統(tǒng)結(jié)構(gòu)，常用一組線路，配置以適當(dāng)?shù)慕涌陔娐罚c各部件和外圍設(shè)備連接，這組共用的連接線路被稱為總線。采用總線結(jié)構(gòu)便于部件和設(shè)備的擴(kuò)充，尤其制定了統(tǒng)一的總線標(biāo)準(zhǔn)則容易使不同設(shè)備間實現(xiàn)互連。微機中總線一般有內(nèi)部總線、系統(tǒng)總線和外部總線。內(nèi)部總線是微機內(nèi)部各外圍芯片與處理器之間的總線，用于芯片一級的互連；而系統(tǒng)總線是微機中各插件板與系統(tǒng)板之間的總線，用于插件板一級的互連；外部總線則是微機和外部設(shè)備之間的總線，微機作為一種設(shè)備，通過該總線和其他設(shè)備進(jìn)行信息與數(shù)據(jù)交換，它用于設(shè)備一級的互連。
    另外，從廣義上說，計算機通信方式可以分為并行通信和串行通信，相應(yīng)的通信總線被稱為并行總線和串行總線。并行通信速度快、實時性好，但由于占用的口線多，不適于小型化產(chǎn)品；而串行通信速率雖低，但在數(shù)據(jù)通信吞吐量不是很大的微處理電路中則顯得更加簡易、方便、靈活。串行通信一般可分為異步模式和同步模式。隨著微電子技術(shù)和計算機技術(shù)的發(fā)展，總線技術(shù)也在不斷地發(fā)展和完善，而使計算機總線技術(shù)種類繁多，各具特色。系統(tǒng)ISA(industrial standard architecture)總線標(biāo)準(zhǔn)是IBM公司1984年為推出PC／AT機而建立的系統(tǒng)總線標(biāo)準(zhǔn)，所以也叫AT總線。它是對XT總線的擴(kuò)展，以適應(yīng)8／16位數(shù)據(jù)總線要求。它在80286至80486時代應(yīng)用非常廣泛，以至于現(xiàn)在奔騰機中還保留有ISA總線插槽。ISA總線有98只引腳。

2 硬件設(shè)計
    設(shè)計內(nèi)容包括接口電路設(shè)計，標(biāo)志邏輯電路設(shè)計，定時計數(shù)電路設(shè)計。
    該電路由靜態(tài)存儲器HM6264，總線接受器74HCT244，總線收發(fā)器74HCT245，差分驅(qū)動芯片96F174、96F175，鎖存器74HCT373，可編程邏輯門陣列GAL20V8，可編程定時計數(shù)器8253組成。
2．1 接口電路設(shè)計
    存儲器選擇靜態(tài)存儲器HM6264，容量8 K字節(jié)，數(shù)據(jù)寬度8位，占用地址線13根、數(shù)據(jù)線8根、控制總線2根、地址譯碼1根信號線。
    設(shè)計原理的要求，選擇具備輸出三態(tài)信號的輸出器，作為與存儲器6264的接口芯片。主控制的接口芯片選用總線接受器74HCT244，總線收發(fā)器74HCT245，根據(jù)總體設(shè)計的要求，輸出控制與共享存儲器采用差分總線的方式來連接，芯片選用具備三態(tài)輸出的差分驅(qū)動芯片96F174、96F175將數(shù)據(jù)線、地址線、控制信號等接至6264(見圖1)。

2．2 標(biāo)志邏輯電路設(shè)計
    通用陣列邏輯GAL(Generic Array Logic)是采用先進(jìn)的E2CoMC工藝制造的大規(guī)模專用數(shù)字集成電路，是專用集成電路ASIC的一個重要開支。GAL器件具有高速、低耗、用戶可反復(fù)編程及結(jié)構(gòu)靈活等特點，是一種新型的數(shù)字邏輯器件。
    GAL由輸入緩沖器，與門陣列、或門陣列、輸出邏輯宏單元、輸出三態(tài)緩沖器等構(gòu)成。輸入緩沖器的邏輯作用是把輸出變量轉(zhuǎn)換成原變量和反變量，為與門陣列提供輸入信號；同時，由于CMOS工藝，輸入阻抗很高，要求的輸入驅(qū)動電流大大低于普通雙極型器件，使驅(qū)動電路可有很高的扇出系數(shù)，而電平可與TTL電路兼容。
    特點：
    (1)功能強，使用靈活，具有通用性。
    (2)集成度高，功耗低，構(gòu)成系統(tǒng)時，所用器件很少，相互間連接線也少，系統(tǒng)的可靠性明顯高于用中小規(guī)模集成電路如74系列的TTL器件、74HC和CD4000系列的CMOS器件等構(gòu)成的系統(tǒng)。
    (3)保密性好。GAL器件具有加密單元。這一單元被編輯后。就禁止對門陣列再作進(jìn)一步的編輯和驗證，除非將芯片全部擦除。加密單元可有效地防止抄襲電路設(shè)計。
    (4)必須根據(jù)需要對芯片進(jìn)行編程，因而對電路設(shè)計者來說，編輯工具是必需的。這是一筆不小的支出。同一芯片，由于編輯不同，其功能也不同。對使用含有GAL器件的用戶來說，判斷GAL的好壞很困難．而一旦GAL芯片損壞，則必須從設(shè)備生產(chǎn)廠家訂購?fù)恍吞?、同一編輯號的已編輯芯片。不僅未編輯的芯片不能用，編輯不同的同一型號芯片也不能用。
    標(biāo)志電路包括標(biāo)志建立清除電路和標(biāo)志查詢電路，標(biāo)志的建立采用觸發(fā)器74HCT74、初始化采用2輸入與門74HCT08實現(xiàn)初始狀態(tài)的建立和標(biāo)志的清除，標(biāo)志的查詢采用鎖存器74HCT373，譯碼電路采用可編程邏輯門陣列GAL20V8。
    標(biāo)志狀態(tài)的電路設(shè)計：狀態(tài)的建立和清除通過讀某一外設(shè)端口產(chǎn)生的脈沖信號，該信號作用于觸發(fā)器74HCT74的置位端，控制狀態(tài)的產(chǎn)生和清除。該狀態(tài)信號輸出供其它查詢。狀態(tài)查詢的電路設(shè)計：將輸出機來的狀態(tài)信號用鎖存器74HCT373鎖存。如需要時，用讀某外設(shè)端口將狀態(tài)讀入供查詢使用。
    GAL20V8譯碼輸出I／O讀寫a清除1／5s標(biāo)志，讀寫b置／清占用標(biāo)志，寫c清輸出機標(biāo)志(見圖2)。

2．3 定時計數(shù)電路設(shè)計
    可編程定時器8253
    8253與總線相連接的引線主要是：
    (1)D0～D7雙向數(shù)據(jù)線，用以傳送數(shù)據(jù)和控制字。
    (2)CS片選輸入信號，低電平有效。
    (3)RD讀控制信號，低電平有效。
    (4)WR寫控制信號。低電平有效。
    (5)A0、A1為8253內(nèi)部計數(shù)器和控制寄存器的編碼選擇信號。
    8253工作方式
    從內(nèi)部結(jié)構(gòu)圖，8253內(nèi)部有3個相同的16位計數(shù)器。
    (1)方式0(計數(shù)結(jié)束產(chǎn)生中斷)計數(shù)器對CLK輸人信號進(jìn)行減法計數(shù)，每一個時鐘周期計數(shù)器減1。
    (2)方式1(可編程單穩(wěn))當(dāng)計數(shù)值裝入計數(shù)器后，要門控信號GATE上升沿開始啟動計數(shù)。
    (3)方式2(頻率發(fā)生器)計數(shù)器裝入初值。開始工作后，計數(shù)器的輸出OUT將連續(xù)輸出一個時鐘周期寬的負(fù)脈沖。
    (4)方式3(方波發(fā)生器)在這種方式下，可以從OUT得到對稱的方波輸出。
    (5)方式4(軟件觸發(fā)選通)設(shè)置此方式后，輸出OUT立即變?yōu)楦唠娖?。一旦裝入計數(shù)值，計數(shù)立即開始。
    (6)方式5(硬件觸發(fā)選通)
    設(shè)置此方式后，OUT輸出為高電平。GATE的上升沿使計數(shù)開始。當(dāng)計數(shù)結(jié)束時由輸出端OUT送出一寬度為一個時鐘周期的負(fù)脈沖。
    此方式下，GATE電平的高低不影響計數(shù)，計數(shù)由GATE的上升沿啟動。若在計數(shù)結(jié)束前，又出現(xiàn)GATE上升沿，則計數(shù)從頭開始。
    從8253的6種工作方式中可以看到門控信號GATE十分重要。而且對不同的工作方式，其作用不一樣?，F(xiàn)將各種方式下，GATE的作用列于下：
    8253的尋址及連接
    尋址
    (1)8253占用4個接口地址，地址由A0、A1確定。