將近一半的嵌入式設計用到FPGA，僅次于微控制器。FPGA可用于執(zhí)行任何膠合邏輯、自定義IP 、計算密集型算法加速器。通過采取一些處理任務， FPGA可以幫助提高系統(tǒng)性能，從而使單片機從周期密集的任務中騰出部分時間。FPGA還提供優(yōu)良的性能特點和更的靈活性，以適應不斷變化的標準。

　　基于FPGA的MCU設計有兩種基本實現(xiàn)方式：一種是在FPGA邏輯結(jié)構(gòu)中內(nèi)置MCU軟核；一種是使用基于離散FPGA的標準MCU產(chǎn)品。FPGA內(nèi)置軟核有效果，但與標準MCU相比，該方式實現(xiàn)一個微控制器是比較昂貴和耗電的。尤其是使用基于32位ARM的內(nèi)核。結(jié)果，基于FPGA內(nèi)置軟核的FPGA MCU設計只占三分之一。其余的三分之二是基于離散FPGA的標準微控制器產(chǎn)品。

　　標準微控制器產(chǎn)品和FPGA都沒有有效的發(fā)展兩者之間的通信，甚至使用不同的語言。因此，它們之間的接口將是一種挑戰(zhàn)。FPGA的沒有任何專門的邏輯電路來與微控制器通訊。首先，這種邏輯模塊的設計必須從零開始。其次，微控制器和FPGA之間的通信是異步的。特別是需要使單片機與FPGA時鐘域同步。最后，無論是接口，還是微控制器總線，都存在瓶頸問題。MCU和FPGA之間的信息傳遞通常需要在MCU總線上循環(huán)，且通常占用資源（PIO or EBI）影響傳遞速度。因此必須注意避免與外部SRAM或閃存和微控制器總線的瓶頸問題。

　　MCU的FPGA接口基本上有三種硬件選擇：可編程的I / O（PIO）；外部總線接口（ EBI的），如果有的話；最后，MCU之間的一個專門的接口，先進的高速總線（ AHB ）和FPGA 。該方法的使用依賴于高端應用和市場期望。

　　PIO接口

　　通過PIO 連接MCU和FPGA相對簡單數(shù)據(jù)傳輸來說比較簡單，包括傳輸32位的地址， 32位數(shù)據(jù)，還有一些控制信號的控制。這就需要一個32位的PIO和一個2位PIO（圖1） 。

圖1 PIO連接FPGA

　　為了將數(shù)據(jù)傳輸?shù)紽PGA，PIO中的雙向緩沖器方向必須設置為輸出。數(shù)據(jù)傳輸?shù)紽PGA的軟件算法實現(xiàn)如下：

　　從FPGA讀取數(shù)據(jù)的方法相似。同樣，PIO中的緩沖區(qū)首先必須設置為輸出，然后改變方向為輸入從FPGA讀取數(shù)據(jù)，下面是執(zhí)行代碼：

　　上述算法是一個基本的傳輸，更先進的算法是必要在ARM微控制器和FPGA之間建立適當?shù)耐ㄐ?。特別要注意的是，確保數(shù)據(jù)的可靠性，例如沒有因高速或等待周期造成資料遺失等。

　　訪問時間計算的總和：

T訪問-PIO=t1+處理階段+t2+數(shù)據(jù)階段

　　使用最大優(yōu)化的GCC編譯器，系統(tǒng)大約需要55個AHB周期向FPGA執(zhí)行寫操作（圖2）。

圖2 PIO向FPGA 寫數(shù)據(jù)

　　假設t2（FPGA的等待響應時間）也大約是25個 AHB周期，系統(tǒng)大約需要85個AHB周期從FPGA進行讀操作（圖3）。

圖3 PIO從FPGA讀取數(shù)據(jù)

　　MCU自身接口連接非常簡單和直截了當。然而，在FPGA里必須用特殊的邏輯來解碼所有的由PIO生成的業(yè)務流。在大多數(shù)情況下，微控制器的業(yè)務流是完全異步。因此，F(xiàn)PGA必須能夠從微控制器中過采樣控制信號；否則，F(xiàn)PGA將錯過時間窗口且業(yè)務流將不會最終到達FPGA內(nèi)。

　　因為處理器專門負責維持PIO工作，所以處理時間消耗很大。雖然CPU是從事數(shù)據(jù)傳輸，它還是不能做別的事了。因此，這一解決方案有可能使系統(tǒng)處理陷入癱瘓。DMA不可能使用的PIO接口，所以程序員必須限制的數(shù)據(jù)帶寬，以便其他任務能夠與MCU進行通訊。例如，如果有一個常規(guī)的進程要求100 ％的處理器運行周期，同時又要與FPGA進行串行（SPI，USART或TWI）通信（讀或?qū)懀敲催@兩個進程必須有一個要等待。如果發(fā)送到或接受來自FPGA的數(shù)據(jù)沒有及時的存進緩沖區(qū)，那么到下一個字節(jié)/字數(shù)據(jù)時可能會溢出。從本質(zhì)上講，嵌入式處理器成為受??賴的數(shù)據(jù)移動硬盤。

　　通過外部總線接口連接（EIB）

　　許多32位微控制器有一個外部總線接口（EBI）模塊，它是為外部設備和基于ARM設備的存儲控制器之間傳輸數(shù)據(jù)而設計的。這些外部存儲控制器能夠處理幾種類型的外部存儲器和外圍設備，如SRAM，PROM，EPROM，EEPROM，flash和SDRAM。只要FPGA可以處理預定義存儲器接口，EBI也可用于FPGA的接口。在EBI中使用靜態(tài)存儲器接口（SRAM）對于FPGA通信來說是最好的，因為它設計簡單，且大多數(shù)設計者都熟悉它。至于PIO接口， FPGA不得不包含一個模塊，用來理解SRAM時間，并能產(chǎn)生一個響應返回微控制器（圖4）。

圖4 EBI-SMC接口

　　圖5顯示了EBI讀SMC存儲器接口的標準時間，而圖6顯示了其標準寫周期。

圖5 EBI-SMC讀周期

圖6 EBI-SMC寫周期

　　注意：這些時間波形是默認的SMC規(guī)格。所有可編程參數(shù)顯示都基于外部設備的速度。

　　EBI的接口速度比PIO塊，是因為EBI有其自己的I / O，且大部分的信號是并行的。但是，如果外部設備很慢或引入等待狀態(tài)， EBI的速度優(yōu)勢可能會受到損害。

　　跟PIO接口一樣， EBI接口必須由處理器或其他的主AHB來驅(qū)動。因此，實現(xiàn)帶寬的EBI的還依賴于軟件，并取決于它可以利用多少處理器時間。當然，可能受到帶寬的限制。這又可能限制了嵌入式處理器旨在實現(xiàn)的其他系統(tǒng)功能。