端口功能由如下七種類型寄存器控制。
 端口模式寄存器(PM1 ～ PM4, PM10 ～ PM12, PM14, PM15)
 端口寄存器(P1 ～ P4, P10 ～ P12, P14, P15)
 上拉電阻選擇寄存器(PU1, PU3, PU4, PU10 ～ PU12, PU14, PU15)
 端口功能寄存器1 (PF1)
 端口功能寄存器2 (PF2)
 端口功能寄存器ALL (PFALL)
 A/D 端口配置寄存器0 (ADPC0) ^注
注僅對 UPD78F041x。
(1) 端口模式寄存器(PM1 ～ PM4, PM10 ～ PM12, PM14, PM15)
這類寄存器以1 位單元的方式定義端口的輸入或輸出模式。
可以由1 位或8 位存儲器操作指令設(shè)置這些寄存器。
復(fù)位信號的產(chǎn)生可將這些寄存器的內(nèi)容設(shè)置為FFH。

注意事項 確保設(shè)置PM1 的第0 位，第1 位和第4 ～ 7 位、PM2 的第6 位，第7 位、PM3 的第0 位，第5 ～ 7 位、PM4 的第1 ～ 7 位、PM10 的第2 ～ 7 位、PM11 的第0 位，第1 位，第4 ～ 7位、PM12 的第1 ～ 7 位、PM14 的第4 ～ 7 位和PM15 的第4 ～ 7 位為“1”。

(2) 端口寄存器(P1 to P4, P10 ~ P12, P14, P15)
這類寄存器用于設(shè)置芯片端口要輸出的數(shù)據(jù)。
如果在輸入模式下讀端口，則讀取的是引腳電平。如果在輸出模式下讀端口，則讀取的是輸出鎖存器的值。
可以由1 位或8 位存儲器操作指令設(shè)置這些寄存器。
復(fù)位信號的產(chǎn)生可將寄存器清零(00H)。

注1. P121 ～ P124 為只讀。復(fù)位后不確定。
2. 當(dāng)引腳的操作模式為時鐘輸入模式時，讀到值始終為0 。

(3) 上拉電阻選擇寄存器(PU1, PU3, PU4, PU10 ～ PU12, PU14, PU15)
這類寄存器指定是否使用P12，P13, P31～P34, P40, P100，P101, P112,P113, P120, P140 ～ P143 或P150 ～P153 的內(nèi)部上拉電阻。并且這些引腳已通過PU1, PU3, PU4, PU10 ～ PU12, PU14 和PU15 指定為使用內(nèi)部上拉電阻。不論是否設(shè)置了PU1, PU3, PU4, PU10 ～ PU12, PU14 和PU15，設(shè)置為輸出模式的引腳和用作復(fù)用功
能的輸出引腳都不連接內(nèi)部上拉電阻。
可以由1 位或8 位存儲器操作指令設(shè)置這些寄存器。
復(fù)位信號的產(chǎn)生可將這些寄存器清零(00H)。

(4) 端口功能寄存器1 (PF1)
此寄存器用來設(shè)置P13/TxD0/KR4/<TxD6>引腳的功能。
PF1 可以由1 位或8 位存儲器操作指令設(shè)置。
復(fù)位信號的產(chǎn)生可將PF1 清零（00H）。
備注帶有箭頭(< >)的功能可以通過設(shè)置輸入切換控制寄存器(ISC) 進行分配。

(5) 端口功能寄存器2 (PF2)
此寄存器用來設(shè)置P20 ～ P25 引腳作為端口引腳（除segment 輸出引腳）或segment 輸出引腳。
PF2 可以由1 位或8 位存儲器操作指令設(shè)置。
復(fù)位信號的產(chǎn)生可將PF2 清零（00H）。

(6) 端口功能寄存器ALL (PFALL)
此寄存器用來設(shè)置P10, P11, P14 和P15 引腳作為端口引腳（除segment 輸出引腳）或segment 輸出引腳。
PFALL 可以由1 位或8 位存儲器操作指令設(shè)置。
復(fù)位信號的產(chǎn)生可將PFALL 清零（00H）。

(7) A/D端口配置寄存器0 (ADPC0)
此寄存器將P20/ANI0 ～ P25/ANI5 引腳切換為A/D 轉(zhuǎn)換器的模擬輸入或數(shù)字I/O 端口。
ADPC0 可以由1 位或8 位存儲器操作指令設(shè)置。
復(fù)位信號的產(chǎn)生可將本寄存器置為08H。

注意事項1. 通過使用端口模式寄存器2(PM2)將用于A/D 轉(zhuǎn)換的通道設(shè)置為輸入模式。
2. 由ADPC 設(shè)置數(shù)字I/O ，不能由ADS, ADDS1 或ADDS0 設(shè)置。
3. 如果將數(shù)據(jù)寫入ADPC，則產(chǎn)生一個等待周期。當(dāng)CPU 使用子系統(tǒng)時鐘并且外部硬件時鐘停止時，不要將數(shù)據(jù)寫入ADPC。詳細(xì)情況可參見第二十九章等待注意事項。
4. 如果ANI0/P20/SEG21 ~ ANI5/P25/SEG16 引腳經(jīng)PF2 設(shè)置為segment 輸出，不必考慮ADPC0 設(shè)置(僅適用于UPD78F041x)。