摘要：根據(jù)雷達光柵顯示器的應用要求，提出一種基于FPGA的數(shù)字式正余弦函數(shù)產(chǎn)生器的解決方案。論述了如何用數(shù)字電路來實現(xiàn)正余弦函數(shù)計算的過程。方案不但可以用于雷達光柵掃描顯示器的坐標變換器，而且適用于通訊領域等其它需要正余弦函數(shù)的波形產(chǎn)生器的場合。
關鍵字：雷達：光柵掃描顯示器；正余弦函數(shù)產(chǎn)生器；坐標轉(zhuǎn)換。

O 引言
    通常雷達探測目標的回波是以極坐標的形式在雷達顯示器畫面上顯示的，在雷達天線轉(zhuǎn)動的各個方位上，顯示畫面都有相應的掃描線，也就是說：顯示器畫面的掃描是受天線方位角的正弦、余弦函數(shù)調(diào)制的。正余弦函數(shù)在許多的電子設備的波形產(chǎn)生器中都用到，實現(xiàn)的方法也有很多種。在雷達顯示器中由于要求的分辨率較高，最常用的方法是采用“查表”的方法來得到函數(shù)值。這種方法用函數(shù)表存貯器代替大量的組合電路，在電路集成度不高的情況下不失為一種好的方法。隨著大規(guī)模集成電路技術的發(fā)展，尤其是近幾年來現(xiàn)場可編程門陣列(FPGA)規(guī)模及處理速度的提高，為我們設計數(shù)字式函數(shù)產(chǎn)生器提供了很好的環(huán)境。如果我們能夠把函數(shù)計算過程集成到FPGA中，這不但可以減少芯片的數(shù)量，提高設備的可靠性，而且給電路設計帶來了很大的靈活性。

1 基本原理
    在電路上實現(xiàn)正余弦函數(shù)的計算是建立在數(shù)學上的臺勞級數(shù)的基礎上的。既任意一個函數(shù)f(x)在x處可導，則該函數(shù)可用下式表示：

   
    由此式我們可以得到如下的正余弦函數(shù)的展開式：

    
    為了簡化計算，方便電路設計，在保證所需精度的情況下，我們只選上面兩式中的前兩項。這樣就得下面簡化的函數(shù)展開式：

   
    我們把上面的兩式引入到雷達顯示器的函數(shù)產(chǎn)生器，0設為當前天線角度，△0為天線轉(zhuǎn)動的增量值。

   
    由上兩式可看出，如果知道0～π／2范圍內(nèi)正余弦值時，就可以恢復出整個周期的函數(shù)值．所以我們在計算函數(shù)值時，只要能得到0～π／2第一象限的值就可以把其它幾個象限的值恢復出來。

2 參數(shù)選取
    根據(jù)實際顯示分辨率的要求，我們選函數(shù)值的精度為1l位，360度方位分辨率的精度13位。這樣就可得到90度方位角內(nèi)的固有角度增量為2048個。式(4)、(5)中△0的值等于l／2n弧度。為了保證90度內(nèi)△θ個數(shù)大于等于2048，選取n為11位。這樣△θ等于1／2048弧度。由此可算出90度范圍內(nèi)△θ的個數(shù)為：(π／2)／(1／2048)=3217(個)。換句話說，如果要得到90度方位角的函數(shù)值，需要給函數(shù)產(chǎn)生器發(fā)3217個△θ。同理，要得到某個角度的函數(shù)值，只需發(fā)一定的△θ使函數(shù)產(chǎn)生器進行相應次數(shù)的計算就可得到這個函數(shù)值。

3 電路結(jié)構(gòu)
    函數(shù)產(chǎn)生器的電路實現(xiàn)實際上就是用電路實現(xiàn)式(4)和式(5)。要實現(xiàn)這兩個式子，關鍵是要實現(xiàn)△θSIN(θ)、△θ COS(θ)的計算。根據(jù)上述參數(shù)選取的要求，△θ的取值為1／2048，是一個常數(shù)。這樣就可以把△θ SIN(θ)、△θ COS(θ)的計算表示為SIN(θ)／2048、COS(θ)／2048。根據(jù)邏輯電路原理，我們只要把SIN(θ)、COS(θ)的值直接右移11為就可完成除以2048的計算。余下的計算就是簡單的邏輯加減計算了。為了實現(xiàn)11位SIN(θ)、COS(θ)函數(shù)值的1l位右移這里采用了22位的累加器。圖l是函數(shù)產(chǎn)生器的實現(xiàn)框圖。

    從式(4)式(5)可以看出，要得到△θ方位增量的函數(shù)值還需要知道當前函數(shù)的初始值，我們知道SIN、COS函數(shù)在零點的初始值分別為“l(fā)”和“0”，這樣就可以在起始計算時用置“1”和置“O”信號使得函數(shù)的輸出得到正確的初始值，于是在相應的△θ脈沖的作用下進行計算就可得出函數(shù)值輸出了。下面是用VHDL語言描述的正余弦函數(shù)產(chǎn)生器：——數(shù)字正余弦函數(shù)產(chǎn)生器

    由于我們選用的是近似公式，在計算中會出現(xiàn)累積誤差。誤差的累積最終會造成輸出
    函數(shù)值的溢出錯誤，所以在本函數(shù)產(chǎn)生器累積誤差的修正也是一個關鍵。上面的VHDL描述已給出了簡單的修正方法，這里就不在詳述了。如對函數(shù)產(chǎn)生器的精度有更高的要求，只需簡單地對相應的累加器的寬度進行修改即可。本函數(shù)產(chǎn)生器已在MaxplusII上模擬通過，并在雷達光柵顯示器上得到實際應用。