摘要：為提高8B／10B編解碼的工作速度和簡(jiǎn)化邏輯方法，提出一種基于FPGA的8B／10B編解碼系統(tǒng)設(shè)計(jì)方案。與現(xiàn)有的8B／10B編解碼方案相比，該方案是一種利用FPGA實(shí)現(xiàn)8B／lOB編解碼的模塊方法，接收模塊在收到外部發(fā)送的并行數(shù)據(jù)時(shí)，通過直接查找映射的方法轉(zhuǎn)換成利于傳輸?shù)拇行盘?hào)。串行信號(hào)經(jīng)串并行轉(zhuǎn)換模塊，將數(shù)據(jù)經(jīng)10B／8B解碼模塊解碼還原成原始數(shù)據(jù)。為了更好實(shí)現(xiàn)數(shù)據(jù)的傳輸，系統(tǒng)加入了極性偏差RD控制。結(jié)果表明，該8B／10B編解碼系統(tǒng)設(shè)計(jì)方案?jìng)鬏敂?shù)據(jù)穩(wěn)定，滿足設(shè)計(jì)要求。
關(guān)鍵詞：串行數(shù)據(jù)傳輸；8B／lOB編解碼；極性偏差(RD)；VHDL

    隨著通信技術(shù)的發(fā)展，在復(fù)雜的電磁環(huán)境下正確傳輸數(shù)據(jù)受到人們的關(guān)注，因此性能優(yōu)異的光纖通訊越來(lái)越受到青睞，而誤碼率要滿足設(shè)計(jì)需求，關(guān)鍵在于串行傳輸數(shù)據(jù)所選用的編碼方法。
    8B／10B編解碼技術(shù)是主流傳輸標(biāo)準(zhǔn)的編解碼技術(shù)之一，廣泛應(yīng)用于高速串行標(biāo)準(zhǔn)中，例如光纖通道1、PCI-Express、串行ATA、1394b等。8B／10B編解碼技術(shù)設(shè)定傳輸數(shù)據(jù)流擁有連續(xù)“l(fā)”或連續(xù)“0”不能超過5個(gè)，保證傳輸?shù)闹绷鞒煞纸咏?，基線漂移減至最小，避免因接收端時(shí)鐘漂移或同步丟失而引起數(shù)據(jù)丟失。8B／10B編碼方法具有DC補(bǔ)償功能，能夠保證鏈路中不隨著時(shí)間推移而出現(xiàn)DC偏移。這使得信號(hào)的轉(zhuǎn)換不會(huì)因電壓位階的關(guān)系造成信號(hào)錯(cuò)誤。8B／10B編碼采用冗余方式，將8位的數(shù)據(jù)和一些特殊字符按照特定的規(guī)則編碼成10位的數(shù)據(jù)，根據(jù)這些規(guī)則，能檢測(cè)出傳輸過程中發(fā)生錯(cuò)誤的信息。通過以上各種措施，8B／10B編碼方式能夠確保數(shù)據(jù)在高速傳輸過程中正確傳送和識(shí)別。
因此這里提出一種利用FPGA實(shí)現(xiàn)8B／lOB編解碼系統(tǒng)設(shè)計(jì)方案。

1 系統(tǒng)設(shè)計(jì)總體設(shè)計(jì)
1．1 系統(tǒng)設(shè)計(jì)結(jié)構(gòu)
    該系統(tǒng)是基于FPGA設(shè)計(jì)的8B／10B編解碼器，首先系統(tǒng)接收外部發(fā)送的8B并行數(shù)據(jù)，在8B／10B編碼模塊中完成編碼后，再通過10B數(shù)據(jù)并串轉(zhuǎn)換模塊生成利于傳輸?shù)?0B串行信號(hào)。這樣8B／10B編碼模塊和10B并串轉(zhuǎn)換模塊構(gòu)成8B／lOB編碼器。編碼端發(fā)送的10B串行信號(hào)經(jīng)過傳輸線路傳輸后被lOB數(shù)據(jù)串并行轉(zhuǎn)換模塊所接收，轉(zhuǎn)換完成的10B并行數(shù)據(jù)再通過1OB／8B解碼模塊解碼完成后即是還原后的原始數(shù)據(jù)。這樣lOB串行數(shù)據(jù)到10B并行數(shù)據(jù)轉(zhuǎn)換模塊和1OB／8B解碼模塊就構(gòu)成了1OB／8B解碼器。圖1為系統(tǒng)設(shè)計(jì)框圖。

1．2 設(shè)計(jì)方案
    8B／10B編解碼器通常有兩種設(shè)計(jì)方法：一種是用查找表直接將8位信號(hào)映射成lO位信號(hào)，該方法是采用存儲(chǔ)器存儲(chǔ)所有可能出現(xiàn)的碼組，再將輸入碼組轉(zhuǎn)換為存儲(chǔ)地址，找出對(duì)應(yīng)的編解碼。這種方法邏輯簡(jiǎn)單，開發(fā)時(shí)間很短；另一種是通過邏輯運(yùn)算直接實(shí)現(xiàn)編解碼功能，其優(yōu)點(diǎn)是明顯減小內(nèi)部使用面積，但邏輯關(guān)系復(fù)雜。從系統(tǒng)優(yōu)化考慮把1節(jié)8 bit字節(jié)拆分成3 bit和5 bit，然后在極性偏差RD(running dis-
parity)控制器的控制下以并列方式編解碼。這種方法的組合邏輯實(shí)現(xiàn)可以簡(jiǎn)化碼表，減小電路板的面積，有效提高編碼工作速度，同時(shí)由于電路板的面積減小，功耗顯著降低。這里采用第1種方法，同時(shí)結(jié)合第2種方法的設(shè)計(jì)思路。

2 系統(tǒng)軟件程序設(shè)計(jì)
2．1 8B／10B編碼模塊

    8B／10B編碼模塊是整個(gè)系統(tǒng)主體部分之一，該模塊在邏輯上又分成3B／4B編碼模塊、5B／6B編碼模塊、RD控制模塊等3部分，如圖2所示。編碼器首先將接收到的8B數(shù)據(jù)分成3 bit和5 bil兩部分，然后分別編碼成4 bit和6 bit，編碼完成的4 bit和6 bit再按順序組合成lOB碼。整個(gè)系統(tǒng)首先將3 bit編碼成4 bit，RD控制器讀出4 bit數(shù)據(jù)的RD值，然后反饋控制5B／6B編碼模塊選擇合適的編碼。最終RD控制器判斷10B數(shù)據(jù)的RD值，若滿足要求則輸出，否則將報(bào)錯(cuò)。系統(tǒng)采用的編碼列表主要包括以下4種編碼：
    1)“1”和“0”相鄰的完美平衡代碼 例如，通過查找3B到4B(簡(jiǎn)稱3B／4B表)與5B到6B編碼表(簡(jiǎn)稱5B／6B表)可知，如編碼“1001”與編碼“010101”，該類編碼的RD值為0而且與其他任何形式的代碼組合都不會(huì)出現(xiàn)RD值超過±2或者連續(xù)的“0”“1”超過3個(gè)的情況，所以該類代碼采用一對(duì)一的關(guān)系。
    2)“l(fā)”和“O”有間隔的完美平衡代碼 例如，3B／4B表的編碼-3“1100”和“0011”與5B／6B表編碼-7“111000”和“000111”，該類編碼的RD值為O，與其他代碼組合不會(huì)出現(xiàn)RD值超過±2的情況，但是會(huì)出現(xiàn)過多的連續(xù)“0”“l(fā)”的情況。所以該類代碼采用一對(duì)二的關(guān)系。例如5B／6B表的編碼-7，如果采用“111000”和4B碼末位為“1”的代碼組合就會(huì)出現(xiàn)連續(xù)的“1”超過3的情況，此時(shí)就應(yīng)該采用“000-111”來(lái)避免該情況的發(fā)生。
    3)“l(fā)”和“0”有間隔的不平衡代碼 例如3B／4B表的編碼4-“0100”和“1011”、“0010”和“110l”，5B到6B編碼表的編碼4-“110-101”和“001010”，該類編碼的RD值是+2或者-2，與其他代碼組合有可能出現(xiàn)RD值為±4的情況，所以該類代碼也采用一對(duì)二的關(guān)系。例如5B／6B表的編碼4，如果與RD值為+2的4B代碼組合時(shí)就采用RD值為-2的“001010”代碼，反之與RD值為-2的4B代碼組合時(shí)就采用RD值為+2的“110101”代碼。如果與RD值為0的代碼組合時(shí)就隨意采用一個(gè)代碼即可。
    4)3個(gè)連續(xù)“1”或“O”的不平衡代碼 例如3B／4B表的編碼7-“0001”“l(fā)ll0”“1000”“0111”，該類代碼與其他代碼組合時(shí)的RD值問題同于第三類代碼的處理方法，為了防止更多連續(xù)“l(fā)”或“0”出現(xiàn)，提供了4種代碼選擇，結(jié)合具體情況特殊考慮。
    通過上述對(duì)編碼代碼列表的討論，不難看出在實(shí)際的程序設(shè)計(jì)中需要避免如下3種情況出現(xiàn)：RD值為+2的4B代碼和RD值為+2的6B代碼組合；RD值為-2的4B代碼和RD值為-2的6B代碼組合；連續(xù)4個(gè)或4個(gè)以上的“0”“l(fā)”的代碼。前兩種情況可通過代碼分組4B和6B代碼，輪流選擇6B和4B代碼的方法，該方法可以通過狀態(tài)機(jī)實(shí)現(xiàn)。程序流程如圖3所示。

2．2 10B并串轉(zhuǎn)換模塊
    該模塊主要完成10B并行數(shù)據(jù)到lOB串行數(shù)據(jù)的轉(zhuǎn)換功能，lOB串行數(shù)據(jù)的數(shù)據(jù)格式為：l bit低電平起始位、10 bit數(shù)據(jù)位、l bit高電平停止位、2 bit高電平數(shù)據(jù)空碼。生成一個(gè)完整的10B串行數(shù)據(jù)包含4個(gè)狀態(tài)，生成起始位、轉(zhuǎn)換10 bit數(shù)據(jù)位、生成停止位、生成數(shù)據(jù)空碼。
2．3 10B串并行轉(zhuǎn)換模塊
    該模塊主要完成10B串行信號(hào)到10B并行信號(hào)的轉(zhuǎn)換，10B信號(hào)的串并轉(zhuǎn)換模塊主要是要從14 bit的串行信號(hào)中挑出10 bit的有效數(shù)據(jù)位，過程中首先要判斷起始位(而不是任意一個(gè)低電平)，然后采集10 bit的有效數(shù)據(jù)位，完成后等待下一個(gè)起始位。程序同樣是通過狀態(tài)機(jī)來(lái)實(shí)現(xiàn)整個(gè)過程的流通。
2．4 10B／8B解碼模塊
    解碼模塊根據(jù)系統(tǒng)要求可分為6B／5B解碼模塊、4B／3B解碼模塊和誤碼檢測(cè)模塊。解碼模塊相對(duì)編碼模塊而言邏輯過程要簡(jiǎn)單的多，該模塊首先將10 bit信號(hào)分割成4 bit和6bit兩部分(高低位必須和編碼端對(duì)應(yīng))，然后4 bit和6 bit數(shù)據(jù)根據(jù)編碼列表分別解碼成3 bit和5 bit，在解碼過程中判斷是否有誤碼產(chǎn)生有則報(bào)錯(cuò)，無(wú)則并行輸出。圖4給出了1OB／8B解碼模塊的邏輯框圖和程序設(shè)計(jì)流程如圖4所示。

3 系統(tǒng)仿真結(jié)果分析
    待完成整套的8B／10B編解碼器模塊連接后，對(duì)整體程序進(jìn)行仿真驗(yàn)證，其結(jié)果如圖5所示，其中clkl為編碼和解碼模塊的時(shí)鐘引腳，elk2為1OB串并轉(zhuǎn)換和10B并串轉(zhuǎn)換模塊的時(shí)鐘引腳，rst為整個(gè)系統(tǒng)的異步復(fù)位引腳，datin[7..0]為待傳輸?shù)? bit并行數(shù)據(jù)，datout[7．．0]為傳輸完成的8 bit并行數(shù)據(jù)，error為解碼端誤碼檢測(cè)報(bào)警引腳，wrong為編碼端出錯(cuò)報(bào)警引腳。還有3個(gè)引腳是系統(tǒng)不必要的但是為方便調(diào)試而引出的，outl[9..0]為10B串并轉(zhuǎn)換完成的10B并行信號(hào)，out3為10B并串轉(zhuǎn)換完成的10B串行信號(hào)，out2[9..0]為8B／10B編碼完成的10B并行信號(hào)。

    由圖5可看出：輸入數(shù)據(jù)datin為“10101110”，經(jīng)過8B／10B編碼完成的數(shù)據(jù)out2為“0111001010”，8B／10B編碼模塊出錯(cuò)報(bào)警引腳為“0”，10B并串轉(zhuǎn)換輸出的串行數(shù)據(jù)out3為“00111001010111”，10B串并轉(zhuǎn)換輸出的并行數(shù)據(jù)outl為“0111001010”，1OB／8B解碼完成的輸出數(shù)據(jù)datout為“10101llO”，結(jié)合整個(gè)系統(tǒng)的工作過程和編碼列表不難看出系統(tǒng)正確的完成了編碼和解碼的功能，能滿足設(shè)計(jì)任務(wù)的需要。

4 結(jié)束語(yǔ)
    本文提出一種利用FPGA實(shí)現(xiàn)8B／10B編碼和10B／8B解碼設(shè)計(jì)的方法，介紹了8B／10B編解碼技術(shù)，實(shí)現(xiàn)了8B／10B的正常編解碼和接口串并、并串轉(zhuǎn)換的設(shè)計(jì)，在FPGA的控制下能實(shí)現(xiàn)數(shù)據(jù)的傳輸，滿足了實(shí)際設(shè)備中所提出的要求。