結(jié)構(gòu)化專用集成電路(structured ASIC)對(duì)設(shè)計(jì)工程師而言還是一個(gè)新名詞，然而目前已經(jīng)有多家公司正計(jì)劃涉足這一領(lǐng)域?？焖俟杞鉀Q方案平臺(tái)(ISSP)是一種結(jié)構(gòu)化ASIC解決方案，該技術(shù)適合于高速ASIC設(shè)計(jì)，這是因?yàn)镮SSP可以解決設(shè)計(jì)人員的很多問題：ISSP器件為多達(dá)七層金屬化設(shè)計(jì)，其中最上兩層可以由客戶定制以符合不同的設(shè)計(jì)要求，下面幾層由IP、可測(cè)試性設(shè)計(jì)(DFT)模塊以及為減少深亞微米(DSM)效應(yīng)和時(shí)鐘畸變問題的電路。這些設(shè)計(jì)模塊和電路有助于提高測(cè)試覆蓋率，并減少可測(cè)試性設(shè)計(jì)需求，包括SCAN、BIST、BSCAN及TestBus的所有的測(cè)試技術(shù)都嵌入在基本陣列中。采用現(xiàn)有的ISSP技術(shù)可以實(shí)現(xiàn)工作頻率高達(dá)300MHz的系統(tǒng)性能。

表1所示的ISSP-STD器件是當(dāng)前用戶設(shè)計(jì)中可以采用的五種，從表中可以看出這些器件最高可以達(dá)到170萬個(gè)邏輯門密度，以及307Mb嵌入式可配置內(nèi)存。

ISSP-HIS系列

在網(wǎng)絡(luò)和通訊這些高速應(yīng)用系統(tǒng)中都會(huì)有一些高速接口，這些接口可以是以單獨(dú)的芯片或集成在專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)或ASIC中的內(nèi)核形式實(shí)現(xiàn)。用單獨(dú)的芯片作為接口的解決方案需要更大面積、更高功耗，還需要提供高速時(shí)鐘信號(hào)，此外其成本也更高。相對(duì)而言，ASIC高速接口內(nèi)核的方法是一種更可取方案，NEC電子根據(jù)該方案推出了ISSP技術(shù)的子系列 - ISSP高速接口(ISSP-HIS)系列。

將具有ISSP-HIS基本陣列的ISSP系列擴(kuò)大，這意味著通過工藝認(rèn)證的串并/并串轉(zhuǎn)換器(SERDES)內(nèi)核已經(jīng)可以適用于這種技術(shù)。該內(nèi)核的工作速率可以從622Mbps到1.25Gbps以及2.5Gbps到3.125Gbps，完全能滿足不同實(shí)際應(yīng)用要求。此外，該內(nèi)核還可以支持Infiniband、XAUI、千兆以太網(wǎng)以及PCI-Express接口。設(shè)計(jì)中我們同時(shí)還考慮到了功耗問題，在3.125Gbps時(shí)每個(gè)信道為220mW，完全滿足客戶的低功耗ASIC設(shè)計(jì)要求。

ISSP-HSI的發(fā)展過程中包含三種不同密度的基本陣列。最小的基本陣列有四個(gè)SERDES通道，最大的基本陣列有16個(gè)SERDES通道，可以將高達(dá)2Mb的嵌入式可配置內(nèi)存與一百萬可用門集成。除SERDES內(nèi)核外，預(yù)先還集成了四個(gè)模擬鎖相環(huán)(APLL)和16個(gè)延遲線環(huán)路(DLL)。器件的內(nèi)部供電電壓為1.5V，輸入/輸出電壓為1.5V、2.5 V和3.3V。

高性能的設(shè)計(jì)同時(shí)還需要先進(jìn)的封裝技術(shù)。因此，我們對(duì)ISSP采用兩種新封裝形式，即先進(jìn)的球柵陣列(ABGA)和倒裝芯片球柵陣列(FCBGA)。ABGA是采用線邦定的倒裝芯片封裝形式。

成熟的設(shè)計(jì)流程

上面所述的技術(shù)將獨(dú)特的ISSP技術(shù)與ASIC的性能和功能優(yōu)點(diǎn)以及傳統(tǒng)門陣列的低成本和短設(shè)計(jì)周期優(yōu)勢(shì)相結(jié)合。此外，設(shè)計(jì)工程師還可以訪問NEC的OpenCAD設(shè)計(jì)環(huán)境，它包含物理底層規(guī)劃、時(shí)鐘驅(qū)動(dòng)設(shè)計(jì)、分層設(shè)計(jì)以及其它先進(jìn)的設(shè)計(jì)技術(shù)。

此外，NEC電子還與Synplicity和Tera Systems公司合作。Synplicity利用定制映射技術(shù)對(duì)Synplify ASIC綜合軟件進(jìn)行了優(yōu)化以支持ISSP架構(gòu)，并開發(fā)一個(gè)FPGA和ASIC設(shè)計(jì)工程師都可理解的綜合設(shè)計(jì)流程。Tera Systems公司與NEC電子合作開發(fā)出一種優(yōu)化ISSP寄存器傳輸級(jí)(RTL)規(guī)則檢查和規(guī)劃工具，保證了在RTL設(shè)計(jì)階段的時(shí)序收斂和物理實(shí)現(xiàn)。

ISSP2 - 90nm結(jié)構(gòu)化ASIC解決方案

新結(jié)構(gòu)化ASIC的ISSP2系列可以提供多達(dá)四百萬個(gè)可用的ASIC門、10Mb嵌入式可配置內(nèi)存，以及實(shí)現(xiàn)500MHz的工作頻率。ISSP2的性能和集成度超過最先進(jìn)的FPGA，但設(shè)計(jì)周期與ISSP一樣，非重復(fù)的工程成本低。

ISSP2器件集成了10Gbps單端口SERDES接口和下一代3Gbps串行ATA接口，使之成為高端計(jì)算和高帶寬網(wǎng)絡(luò)應(yīng)用的理想器件。ISSP2系列基于NEC公司的90納米技術(shù)(UX6)，UX6技術(shù)是用在ASIC和ISSP上的先進(jìn)技術(shù)，該技術(shù)適用于寬帶通訊、高端計(jì)算和存儲(chǔ)系統(tǒng)以及移動(dòng)計(jì)算等低功耗、高性能應(yīng)用。ISSP2器件的結(jié)構(gòu)采用五到七層的金屬化布線設(shè)計(jì)，其中上面兩層可根據(jù)客戶需要定制，以滿足不同的設(shè)計(jì)需要，下面的幾層是根據(jù)NEC電子IP和DFT模塊預(yù)先設(shè)計(jì)好的，包括降低信號(hào)完整性和時(shí)鐘畸變等問題的電路?；谶@些IP和功能模塊可以極大地減少ASIC的開發(fā)成本，不需要客戶為解決深亞微米時(shí)鐘和信號(hào)完整性問題而投入大量設(shè)計(jì)人員成本和高昂的工具成本。

ISSP開放式聯(lián)盟計(jì)劃

ISSP的開放式聯(lián)盟計(jì)劃是使ISSP成為廣泛應(yīng)用的結(jié)構(gòu)化ASIC設(shè)計(jì)平臺(tái)的推廣策略一部分。在該計(jì)劃中將成立ISSP認(rèn)證設(shè)計(jì)室、ISSP認(rèn)證第三方IP內(nèi)核及EDA供應(yīng)商聯(lián)盟。計(jì)劃中的認(rèn)證設(shè)計(jì)室、認(rèn)證第三方IP和EDA供應(yīng)商聯(lián)盟三部分使客戶能夠很快開發(fā)出以ISSP為基礎(chǔ)的解決方案。在這個(gè)計(jì)劃中，NEC電子將把客戶推薦給已通過認(rèn)證具有ISSP設(shè)計(jì)能力的設(shè)計(jì)公司。所有通過認(rèn)證的公司在需要的情況下都可以得到便利的技術(shù)培訓(xùn)和技術(shù)支持，并可以不斷更新ISSP庫和設(shè)計(jì)手冊(cè)。必要時(shí)這些公司還可以使用NEC電子的設(shè)計(jì)工具，加入他們自己的或從其它渠道獲得的IP。通過ISSP認(rèn)證的設(shè)計(jì)公司將發(fā)送一份簽收(sign off)網(wǎng)表或GDSII給NEC制造原型芯片。

為進(jìn)一步增加更多的ISSP IP，第三方IP供應(yīng)商也可以將他們的IP內(nèi)核加入到ISSP平臺(tái)中。經(jīng)認(rèn)證后，處理器和接口這一類IP內(nèi)核將被增加到IP庫中?？傊?，ISSP技術(shù)的目標(biāo)是使用戶跟上市場(chǎng)需求的步伐，具體體現(xiàn)在采用90nm技術(shù)、用易用的設(shè)計(jì)流程得出優(yōu)化的設(shè)計(jì)結(jié)果，以及與第三方合作為用戶提高他們的關(guān)鍵競(jìng)爭力等方面。