摘要：在時(shí)差定位(TDOA)技術(shù)中，高精度的時(shí)差測量是準(zhǔn)確定位的關(guān)鍵。針對這一需要， 提出一種基于FPGA 的高精度時(shí)差測量系統(tǒng)的實(shí)現(xiàn)方案。本系統(tǒng)的時(shí)差測算單元以Altera 公司Cyclone 系列的EP1C3T144 芯片為核心，并提供了以太網(wǎng)接口、USB 接口和RS232 串 口作為輸入輸出接口。該設(shè)計(jì)方案具有電路設(shè)計(jì)簡單、成本低、精度高、移植性好等優(yōu)點(diǎn)， 可廣泛應(yīng)用于定位、導(dǎo)航和測距等領(lǐng)域。

1 引言

隨著無線技術(shù)的發(fā)展，無線定位系統(tǒng)的研究不斷深入，無線定位的應(yīng)用和服務(wù)也越來越 深入到生活中的每個細(xì)節(jié)，極大地改善和方便了人們的生活質(zhì)量。在目前的無線定位技術(shù)中， 到達(dá)時(shí)間差定位(TDOA, Time Difference of Arrival)作為一種定位精度高、定位速度快和抗干 擾能力強(qiáng)的定位技術(shù)而越來越受到重視。這種定位方式的基礎(chǔ)就是無線電測距，即通過測量 無線電信號到達(dá)某物體的傳播時(shí)差，進(jìn)而折算出到達(dá)此物體的距離，測距的實(shí)質(zhì)正是測量時(shí) 差。由于通信設(shè)備逐步向數(shù)字化、智能化方向發(fā)展，本文充分利用了低端的FPGA 器件(Field Programmable Gate Array)的靈活性和快速性，實(shí)現(xiàn)提取通過不同路徑的同一信號時(shí)間差。

2 總體方案設(shè)計(jì)

圖 1 為總體方案設(shè)計(jì)圖?；窘邮諜C(jī)把解擴(kuò)解調(diào)后的基帶信號通過輸入接口進(jìn)入時(shí)差測 算單元，運(yùn)算得到的結(jié)果通過輸出接口連接到無線傳輸設(shè)備。為了適應(yīng)各種不同接口的接收 機(jī)和無線傳輸設(shè)備，本系統(tǒng)設(shè)計(jì)了3 種常用的接口以備選擇。

由于m 序列具有優(yōu)良的周期自相關(guān)特性，因此經(jīng)常利用它作為無線定位的測量信號[1]。 m 序列碼長越長，抗多徑干擾能力越強(qiáng)；碼速率越高，定位精度越高。時(shí)差測量單元中事先 存儲了和發(fā)射端完全相同的m 序列，與接收到的m 序列進(jìn)行比對。發(fā)射時(shí)刻與接收時(shí)序的 關(guān)系如圖2 所示，相鄰傳播時(shí)長之差即為所測時(shí)差，目前該系統(tǒng)只能測算出不同路徑的傳播 時(shí)長，而差值則需要把每個傳播時(shí)長傳回到數(shù)據(jù)處理中心后通過軟件計(jì)算得到。

本系統(tǒng)采用Altera 公司Cyclone 系列的EP1C3T144 芯片。它是一款基于1.5V(內(nèi)核)， 3.3V(I/O)，0.13um 和SRAM 的FPGA，容量為2910 個LE，擁有13 個M4K RAM(4K 位+ 奇偶校驗(yàn))塊。除此之外，還提供了全功能的鎖相環(huán)(PLL)，用于板級的時(shí)鐘網(wǎng)絡(luò)管理和專用 I/O 口，這些接口用于連接業(yè)界標(biāo)準(zhǔn)的外部存儲器器件，具有成本低和方便的特點(diǎn)。

3 時(shí)差測算單元設(shè)計(jì)

3.1 設(shè)計(jì)思想

FPGA 作為時(shí)差測算單元的核心器件，主要完成相關(guān)匹配、并/串轉(zhuǎn)換、接口控制等功 能，經(jīng)過VHDL 編程生成的內(nèi)部結(jié)構(gòu)和各個模塊綜合以后的整體結(jié)構(gòu)如圖3 所示。

其中，hxg 模塊通過互相關(guān)的方法測算出不同路徑的傳播時(shí)長，采用8 位并行輸出； serial_converter 模塊把hxg 模塊的結(jié)果轉(zhuǎn)換成串行輸出；load 模塊作為serial_converter 模塊 的使能輸入，當(dāng)load 有效時(shí)并行數(shù)據(jù)被存儲到移位寄存器中。程序流程圖如圖4 所示。

3.2 實(shí)現(xiàn)結(jié)果

以 5 級的m 序列為例，反饋系數(shù)為45(八進(jìn)制)，初始狀態(tài)為10000，得到31 位的m 序 列為1000010010110011111000110111010。碼速率為1Mbps，固定發(fā)送間隔為100000 碼元， 即100ms，總共發(fā)射4 組m 序列，因此參考圖2 可知能夠測得3 個傳播時(shí)長。下圖中的并行輸出結(jié)果均用十進(jìn)制顯示。整體結(jié)果和局部放大結(jié)果如圖5 所示，仿真結(jié)果表明并行結(jié)果 與串行結(jié)果完全一致。

4 主要接口設(shè)計(jì)

4.1 RS232 串口

由于本系統(tǒng)有兩個串口，所以采用MAX3232 芯片可以簡化電路[2-3]。MAX3232 是 MAXIM 公司的一種RS232 接口芯片，使用單一電源電壓VCC，電壓值從+3.0~+5.5V 都能 正常工作，額定電流為300μA，完成TTL 與RS232 兩種電平之間的轉(zhuǎn)換。它有兩路收發(fā)器， 數(shù)據(jù)傳輸速率為250Kbps。原理圖如圖6 所示。

4.2 USB 接口

原理圖如圖7 所示，采用CY7C68013A 作為USB 接口芯片，此芯片具有以下優(yōu)點(diǎn)：

1) 高性價(jià)比，通用USB2.0 接口芯片中全世界市場占有量最大，國外市場占用率最大。

2) 最大4K USB 端點(diǎn)緩沖區(qū)，可設(shè)置為雙緩沖，三緩沖或四緩沖，全面支持USB2.0 高 速傳輸。

3) 內(nèi)嵌增強(qiáng)型8051 內(nèi)核，沿用傳統(tǒng)8051 開發(fā)方法，固件開發(fā)工具為KEIL C51。

4) 時(shí)鐘高達(dá)48MHz，單指令周期為83.3ns。

5) 雙串口USART0 和USART1，支持230K 波特率。

6) 400K 高速I2C 接口。

7) 支持雙數(shù)據(jù)指針。

8) 8KB 片內(nèi)RAM，可存放數(shù)據(jù)和代碼。

9) 五個復(fù)用數(shù)據(jù)端口PORTA，PORTB，PORTC，PORTD，PORTE。

10) 五個外部中斷源。

11) 支持在線仿真和在線下載。

12) 端點(diǎn)緩沖區(qū)“FIFO”支持GPIF 和SLAVE FIFO 傳輸方式，實(shí)現(xiàn)端點(diǎn)FIFO 和外設(shè)“無 縫連接”，支持8 位/16 位總線。

13) 擴(kuò)展接口IO CY7C68013A 是CY7C68013 的升級版本，完全兼容，CY7C68013 發(fā) 熱量較大，CY7C68013A 為低功耗型，大容量16KB 片內(nèi)RAM。

4.3 RJ45 接口

以太網(wǎng)的物理層有多種標(biāo)準(zhǔn)，這里使用10Base-T 標(biāo)準(zhǔn)，即數(shù)據(jù)通信速率為10Mb/s，傳 輸介質(zhì)為雙絞線。下表列出了目前市面上幾種可供選擇的以太網(wǎng)控制器及其主要特性。本系 統(tǒng)選擇性價(jià)比較高且符合設(shè)計(jì)要求的RTL8019AS 作為以太網(wǎng)控制器[5]，原理圖如圖8 所示。

RTL8019AS 是臺灣Realtek 公司生產(chǎn)的10Mbps 以太網(wǎng)控制器，兼容Ethernet II 與IEEE 802.3；支持8 位或16 位數(shù)據(jù)總線；內(nèi)置的16K 字節(jié)SRAM 用于收發(fā)緩沖；全雙工，收發(fā) 可同時(shí)達(dá)到10Mbps；支持10Base-5、10Base-2、10Base-T，并能自動檢測連接的介質(zhì)，由 于其優(yōu)良的性能、低廉的價(jià)格，使其在市場上10Mbps 網(wǎng)卡中占有相當(dāng)?shù)谋壤?/p>

5 結(jié)束語

本系統(tǒng)充分利用了擴(kuò)頻測距原理和FPGA 的實(shí)時(shí)處理特性，具有定位精度高、擴(kuò)展性強(qiáng)、 兼容性好等優(yōu)點(diǎn)，通過對時(shí)差的測量，可以確定物體的運(yùn)動軌跡，進(jìn)而實(shí)現(xiàn)精確定位，同時(shí) 為飛行體的軌道測量提供基礎(chǔ)技術(shù)，在高速落體目標(biāo)測量方面具有很好的應(yīng)用前景。