摘要 設(shè)計實現(xiàn)一種基于FPGA的視頻采集顯示系統(tǒng)，包括視頻圖像的采集、處理與顯示3個部分。視頻圖像部分采用CCD攝像頭OV7670作為視頻數(shù)據(jù)的采集，利用在FPGA中構(gòu)建FIFO并配合SDRAM高速讀寫實現(xiàn)視頻圖像數(shù)據(jù)的高速緩存處理，使用FPGA中構(gòu)建的Nios Il嵌入式內(nèi)核，實現(xiàn)對SDRAM的控制以及視頻數(shù)據(jù)的TFT液晶實時顯示。整個系統(tǒng)獲得了較好圖像采集、顯示效果。
關(guān)鍵詞 FPGA；視頻處理；TFT LCD；Nios II

    隨著高品質(zhì)實時視頻顯示技術(shù)低，民用領(lǐng)域如天氣預(yù)報、資源探測、機器人視覺以及各種醫(yī)學(xué)圖像的實時分析；軍用領(lǐng)域如導(dǎo)彈精確制導(dǎo)、戰(zhàn)場動態(tài)分析等，均需要高質(zhì)量實時視頻顯示系統(tǒng)的支持。近年來低成本的FPGA(Filed Programmable Gate Array)不斷推陳出新，利用EDA工具對FPGA芯片進行多樣性設(shè)計，已經(jīng)成為電子設(shè)計的通用平臺，并逐步向支持系統(tǒng)級設(shè)計的方向發(fā)展。與專用集成電路相比，F(xiàn)PGA芯片
具有快速的定制性和高靈活性，擴展性強的特點。作為一個平臺，F(xiàn)PGA已適用于高性能低成本的視頻和圖像處理，尤其在圖像分辨率和幀率要求較高的場合。
    設(shè)計采用CMOS圖像傳感器OV7670對外界圖像進行實時采集，通過FPGA內(nèi)部設(shè)計的初始化模塊對圖像傳感器輸出信號的格式進行配置。根據(jù)其輸出信號的時序，在FPGA內(nèi)部設(shè)計采集單元。采集到的數(shù)據(jù)經(jīng)過格式轉(zhuǎn)換送到內(nèi)部配置的Nios II嵌入式內(nèi)核，Nios II嵌入式內(nèi)核將實現(xiàn)LCD顯示屏控制與視頻數(shù)據(jù)的實時顯示。

1 系統(tǒng)總體設(shè)計
    基于FPGA實現(xiàn)的視頻顯示系統(tǒng)的整體結(jié)構(gòu)框圖如圖1所示。系統(tǒng)主要分為：視頻采集模塊、PLL鎖相環(huán)時鐘管理模塊、I2C總線模塊、FI FO視頻數(shù)據(jù)處理模塊、Nios II顯示控制模塊。系統(tǒng)中PLL負責(zé)為NiosII嵌入式內(nèi)核、外部SDRAM和OV7670攝像頭提供時鐘，系統(tǒng)通電后，F(xiàn)PGA首先從EPCS中讀取配置數(shù)據(jù)，完成自身程序加載，隨后對系統(tǒng)時鐘分頻為攝像頭提供系統(tǒng)時鐘，然后通過I2C總線完成對OV7670攝像頭的配置。

    配置完成后，OV7670將采集到的視頻數(shù)據(jù)輸出格式轉(zhuǎn)換成RGB565標準的視頻數(shù)據(jù)及圖像時鐘送入FPGA進行處理，并將處理后的圖像數(shù)據(jù)通過FIFO模塊暫時存儲在SDRAM中進行緩沖，同時Nios II模塊讀取存放在SDRAM中的視頻圖像數(shù)據(jù)，按照TFT液晶顯示的時序、數(shù)據(jù)要求將視頻圖像數(shù)據(jù)送到TFT彩色液晶顯示屏上顯示。
1．1 FPGA選型
    FPGA是該系統(tǒng)的核心，由于系統(tǒng)目前只是完成簡單的圖像處理，故FPGA選用Altera公司的低成本FPGA Cyclone II系列器件。Cyclone II系列器件簡介如表1所示。

    Cyclone II器件采用90 nm工藝制造，它延續(xù)Cyclone的低成本定位，在邏輯容量、PLL、乘法器和I／O數(shù)量上都比Cyclone有了較大提高，應(yīng)用Cyclone II進行圖像處理開發(fā)有如下優(yōu)點：(1)低成本高性能，適應(yīng)圖像處理要求較高的需要。(2)豐富的內(nèi)嵌存儲器資源，適應(yīng)大量圖像數(shù)據(jù)存取的需要。(3)豐富的硬件乘法器，適應(yīng)圖像處理算法的需要。系統(tǒng)的FPGA選用開發(fā)板自帶的EP2C5Q208C8芯片。
1．2 視頻采集模塊選擇
    視頻圖像采集采用OmniVision公司的OV7670圖像傳感器，OV7670圖像傳感器體積小、工作電壓低。OV7670攝像頭的VGA圖像最高達到30幀／秒。通過SCCB總線控制內(nèi)部寄存器，可以使OV7670輸出整幀、子采樣、取窗口等方式的各種分辨率的圖像數(shù)據(jù)。用戶還可以完全控制圖像質(zhì)量、數(shù)據(jù)格式和傳輸方式。OV7670與FPGA硬件連接如圖3所示。

    OV7670不具有內(nèi)部時鐘，視頻圖像采集前需要為OV7670提供系統(tǒng)時鐘，頻率為25 MHz，是對FPGA系統(tǒng)時鐘二分頻得到。
1．3 視頻采集與視頻圖像處理
    SCCB是OmniVision公司定制的串行攝像頭控制總線(Serial Camera Control Bus)，它用于對攝像頭的寄存器進行讀寫，以達到對攝像頭輸出圖像的控制。兩線制SCCB與I2C總線兼容，是一種雙向二線制同步串行總線。它的最大頻率為400 kHz。根據(jù)協(xié)議把數(shù)據(jù)寫入寄存器和讀取寄存器的數(shù)值。SCCB的時序圖，如圖4所示。

    在初始化程序中，已經(jīng)把OV7670配置為輸出QVGA格式，16位圖像數(shù)據(jù)格式為RGB565。其中VSYNC為幀同步信號，HREF為行同步信號，只有按照上圖中嚴格的時序，即OV7670輸出的時序，才能采集到正確的圖像數(shù)據(jù)。采集到的RGB565格式數(shù)據(jù)符合如圖5所示的標準。

    在每一個行同步信號上升沿輸出視頻圖像數(shù)據(jù)，在輸出RGB565格式情況下，一幀數(shù)據(jù)可分為兩次發(fā)送，第一次前一幀發(fā)送RGB的R數(shù)據(jù)的5位與G數(shù)據(jù)的高3位，后一幀發(fā)送G數(shù)據(jù)的第3位與B數(shù)據(jù)的5位，在數(shù)據(jù)處理時要對這兩幀數(shù)據(jù)進行拼接，然后送入數(shù)據(jù)處理部分。
    為防止視頻圖像數(shù)據(jù)在采集與顯示存在不同步的情況，在兩極之間構(gòu)建了FIFO并配合SDRAM以實現(xiàn)對采集數(shù)據(jù)的暫存，F(xiàn)IFO的寫使能與攝像頭的行同步信號相連，當(dāng)行同步信號有效時開始寫FIFO，當(dāng)FIFO空標志位為低時電平表示FIFO中已存入數(shù)據(jù)，則NiosII開始控制SDRAM從FIFO中讀取視頻數(shù)據(jù)，這樣操作的特點就是將經(jīng)過緩存的數(shù)據(jù)流無停頓地傳送到輸出端，因此適合對時序不連續(xù)的像素進行無縫緩沖處理。
1．4 視頻圖像顯示模塊
    視頻圖像顯示通過在FPGA中構(gòu)建的Nios II嵌入式內(nèi)核實現(xiàn)，Nios II系統(tǒng)可以在設(shè)計階段根據(jù)實際的需求來增減外設(shè)的數(shù)量和種類?？梢允褂肁ltera提供的開發(fā)工具SOPC Builder，在FPGA器件上創(chuàng)建軟硬件開發(fā)的基礎(chǔ)平臺，即用SOPC Builder創(chuàng)建嵌入式內(nèi)核CPU和參數(shù)化的接口總線Avalon。在此基礎(chǔ)上，可以快速地將硬件系統(tǒng)與常規(guī)軟件集成在單一可編程芯片中。而且，SOPC Builder還提供標準的接口方式，以便用戶將外圍電路做成Nios II嵌入式內(nèi)核可以添加的外設(shè)模塊。這種設(shè)計方式，方便了各類系統(tǒng)的調(diào)試。

2 系統(tǒng)軟件設(shè)計
2．1 軟件模塊介紹
    系統(tǒng)軟件總設(shè)計模塊如圖6所示，在sys_ctrl中建立PLL鎖相環(huán)對時鐘倍頻、分頻產(chǎn)生系統(tǒng)各模塊所需時鐘與系統(tǒng)復(fù)位信號，vedio_in put模塊負責(zé)OV7670攝像頭的初始化與視頻圖像數(shù)據(jù)的采集，wrfifo模塊配合Nios II負責(zé)對vedio_input采集的視頻圖像數(shù)據(jù)的緩存，以防止數(shù)據(jù)時鐘不匹配而出現(xiàn)數(shù)據(jù)紊亂，而vga_ctrl模塊主要負責(zé)產(chǎn)生讀取wrfifo中的數(shù)據(jù)與實現(xiàn)數(shù)據(jù)的VGA顯示產(chǎn)生相應(yīng)的RGB數(shù)據(jù)與行、場同步信號，再將采集數(shù)據(jù)送到Nios II中，在Nios II中用C語言驅(qū)動TFT液晶，實現(xiàn)視頻數(shù)據(jù)的顯示。

2．2 Nios II嵌入式內(nèi)核程序設(shè)計
    Nios II嵌入式內(nèi)核主要任務(wù)是將rag_ctrl采集數(shù)據(jù)送入SDRAM暫存，然后再根據(jù)顯示需要將暫存的數(shù)據(jù)讀取出來送到LCD顯示，為了確保顯示圖像與采集圖像的一致，在送LCD顯示數(shù)據(jù)時要注意以下幾點；
    (1)根據(jù)實際情況去除行、場消隱數(shù)據(jù)，再根據(jù)顯示內(nèi)容的多少對數(shù)據(jù)進行裁剪，裁剪到適合LCD顯示的大小，從而避免顯示時圖像的錯位以及亂碼等情況。
    (2)由于嵌入式內(nèi)核時鐘頻率相對于攝像頭的大量數(shù)據(jù)來說速度還是難以做到攝像頭采集的每幅圖像都能完全顯示，所以在設(shè)計中采用隔場采集處理的方式，這樣避免SDRAM中數(shù)據(jù)過多以至于被填滿的情況，也解決了嵌入式內(nèi)核采集的出現(xiàn)的卡屏的情況。

3 結(jié)束語
    采用FPGA設(shè)計并實現(xiàn)了一種視頻顯示系統(tǒng)，大幅減少了電路板的尺寸，節(jié)約了成本，同時增加了設(shè)計的靈活性和系統(tǒng)的可靠性，充分應(yīng)用FPGA快速并行處理數(shù)據(jù)的特性，在產(chǎn)生同步信號的同時送出像素數(shù)據(jù)。嵌入式內(nèi)核Nios II的使用，解決了其他系統(tǒng)實時圖像顯示的體積與速度問題，擴展了應(yīng)用范圍。