FPGA在先進工藝路上的狂飚猛進帶來了如影隨形的挑戰(zhàn)：一方面，進入20nm和14nm階段后，不光是FPGA復(fù)雜度提升，對其外圍的電源管理等芯片也提出了“與時俱進”的要求。另一方面，隨著SoC FPGA和3D IC技術(shù)的發(fā)展，F(xiàn)PGA不斷在加速取代ASSP和ASIC，但這還需要更多的突破，其中最大的障礙就是互聯(lián)問題，需在縱向架構(gòu)上“守正出奇”。此外，隨著FPGA系統(tǒng)復(fù)雜度的提升，競爭已不僅僅是產(chǎn)品性能的較量，還在于如何幫助客戶簡化設(shè)計、加快上市等，這就要求在整合度和設(shè)計工具上突破。應(yīng)對這些挑戰(zhàn)最近FPGA兩大巨頭均采取了“殊途同歸”的路數(shù)。

跨界收購提速橫向整合

FPGA已成為復(fù)雜的數(shù)字處理器，為其提供電流非常具有挑戰(zhàn)性，并且未來14nm的FPGA對電源精度的要求更高。

繼宣布收購Enpirion半年后，Altera于近日推出二者聯(lián)姻的首款產(chǎn)品，推出了結(jié)合CycloneV SoC FPGA和Enpirion PowerSoC電源產(chǎn)品的參考設(shè)計。Altera電源業(yè)務(wù)部市場總監(jiān)Mark Davidson表示，F(xiàn)PGA已成為復(fù)雜的數(shù)字處理器，其中還包含高性能的模擬器件，為其提供電流非常具有挑戰(zhàn)性。未來14nm的FPGA對電源精度的要求更高，如果電壓范圍超過了規(guī)范的要求，或有可能使FPGA失效，甚至燒壞。而且從事FPGA開發(fā)的工程師一般都比較擅長數(shù)字電路方面的設(shè)計開發(fā)，而對模擬電源方面的專業(yè)知識可能會稍顯不足。為了幫助客戶解決這些挑戰(zhàn)和簡化設(shè)計，Altera合Enpirion之力開發(fā)出使用方便、高效、全面的電源解決方案。

據(jù)了解，由于Enpirion的PowerSoC DC-DC電源轉(zhuǎn)換器整合了控制器、高頻功率場效電晶體以及數(shù)個電感器，不僅可滿足FPGA電源動態(tài)表現(xiàn)需求，還在系統(tǒng)方面具有很多優(yōu)勢，如引腳布局減小50%，功耗降低35%，由于控制環(huán)帶來的優(yōu)異的瞬變性能，F(xiàn)PGA去耦合體電容的使用減少了50%;具有低噪聲和低紋波的優(yōu)勢，可以高效地為收發(fā)器和PLL供電。另外它還在減少元器件數(shù)量的同時，提高了系統(tǒng)的可靠性，降低了生命周期成本。Mark Davidson表示，通過這一方案，客戶的設(shè)計流程可從原來分列式的18步減少至6步，而有了PowerSoC的參考設(shè)計流程以后，甚至可以從6步減少到3步。

“Cyclone V SoC FPGA具備Enpirion電源的套件已開始提供，其他V系列產(chǎn)品電源套件將會在2014年上半年提供。”Mark Davidson進一步提到，“28nmFPGA會利用原來的一些參考設(shè)計，但像20nm和14nmFPGA將采用全新的電源優(yōu)化系統(tǒng)。”

對于被收購后Enpirion未來產(chǎn)品是否僅支持Altera的FPGA產(chǎn)品這一問題，Mark Davidson明確表示，作為獨立部門，加入Altera后Enpirion推出的電源產(chǎn)品仍將支持Altera以外的客戶，而且其后續(xù)的產(chǎn)品開發(fā)也并不僅僅局限于支持FPGA產(chǎn)品。

縱向創(chuàng)新求同存異

賽靈思此次推出的Virtex VU440 UltraScale器件將業(yè)界最大容量器件的容量翻番，達(dá)到440萬個邏輯單元。

而賽靈思走的是縱向創(chuàng)新的路子。繼2013年7月宣布行業(yè)首款20nm器件投片的同時，也宣布20nm的All Programmable器件采用行業(yè)首個ASIC級架構(gòu)UlstraScale，從而將應(yīng)用拓展到上百億美元的ASIC/ASSP和嵌入式市場領(lǐng)域。2013年11月其中一款器件首個發(fā)貨，并同時擁有唯一SoC增強型設(shè)計套件Vivado和UltraFast設(shè)計方法的支持，提供了可媲美ASIC級的性能優(yōu)勢。

此外，賽靈思還宣布了一項新紀(jì)錄。Xilinx全球副總裁、亞太區(qū)執(zhí)行總裁湯立人稱，作為UltraScale產(chǎn)品系列之一，賽靈思此次推出的Virtex VU440 UltraScale器件將業(yè)界最大容量器件的容量翻番，達(dá)到440萬個邏輯單元，讓賽靈思在器件密度方面的優(yōu)勢從28nm的2倍提升到20nm的4倍，容量超過了所有其他任何可編程器件。

湯立人表示，ASIC級UltraScale架構(gòu)在布線、類似ASIC的時鐘分布、增加CLB邏輯以及針對關(guān)鍵路徑優(yōu)化的重要模塊級創(chuàng)新等方面具有明顯的優(yōu)勢，不僅可以解決系統(tǒng)總吞吐量擴展和時延方面的局限性，而且還能直接突破高級節(jié)點上的頭號系統(tǒng)性能瓶頸即互聯(lián)問題。這些增強功能可以滿足客戶在海量數(shù)據(jù)流、I/O帶寬以及實時數(shù)據(jù)包、DSP和圖像處理等方面更高性能設(shè)計的要求。

“賽靈思后續(xù)還將推出采用臺積電16nm FinFET工藝技術(shù)的Virtex UltraScale器件，進一步提升系統(tǒng)集成度和系統(tǒng)級單位功耗性能，以滿足高端FPGA需求。”湯立人指出的賽靈思未來規(guī)劃可謂步步為“贏”。

打造成功的UltraScale器件并不是“一個人在戰(zhàn)斗”，賽靈思還定義了一套All Programmable設(shè)計方法—UlstraScale設(shè)計方法。該方法涵蓋最佳實踐以及一系列項目規(guī)劃、開發(fā)板布局和器件規(guī)劃的項目表，同時能應(yīng)對設(shè)計創(chuàng)建、實現(xiàn)和配置調(diào)試等諸多挑戰(zhàn)。“UlstraScale ASIC級的架構(gòu)、Vivado設(shè)計工具、再加上UlstraFast設(shè)計方法三者的統(tǒng)一才實現(xiàn)了ASIC級的優(yōu)勢。”湯立人指出。

未來加速縱橫融合

FPGA大廠將借助橫向整合和縱向創(chuàng)新之力，加快融合，形成功能性能更強大的產(chǎn)品。

可以說FPGA“麻雀雖小，卻五臟俱全”。隨著產(chǎn)品自身升級與應(yīng)用需求的雙重驅(qū)動，F(xiàn)PGA未來仍將不斷向以下幾個方向發(fā)展：一是高密度、高速度、寬頻帶，二是低電壓、低功耗，三是低成本、低價格，四是系統(tǒng)集成，五是動態(tài)可重構(gòu)及單片集群。這些發(fā)展方向并不相互排斥，甚至可以并駕齊驅(qū)，F(xiàn)PGA大廠也將借助橫向整合和縱向創(chuàng)新之力，加快融合上述發(fā)展方向的特點，形成功能性能更強大的產(chǎn)品。

“在縱向創(chuàng)新方面還有很多創(chuàng)新機會，除了增加模數(shù)IC之外，其實還可以增加更多的功能。未來Altera甚至可能會利用Enpirion公司在電源方面的技術(shù)，將電源模塊集成進FPGA內(nèi)部，從而簡化FPGA系統(tǒng)開發(fā)過程。”Mark Davidson表示，“另外，在縱向創(chuàng)新的同時也需要橫向創(chuàng)新，因為現(xiàn)在電源設(shè)計變得越來越困難，在設(shè)計FPGA的時候要考慮到電源設(shè)計，或者在設(shè)計電源的時候也要考慮到FPGA的設(shè)計，Altera也將在縱向和橫向方面不斷加強創(chuàng)新。”

而這些創(chuàng)新付諸實踐還得仰仗“軟件平臺”的力量，因FPGA上市時間和成本很大程度上取決于開發(fā)人員如何運用工具解決新一代復(fù)雜性問題。從FPGA到All Programmalbe，從以前的單工藝節(jié)點發(fā)展到多種工藝共存，三大產(chǎn)品系列(FPGA、SoC、3D IC)共同發(fā)展，系統(tǒng)的復(fù)雜程度增加了幾十倍，但是需要在同樣的時間甚至更短的時間內(nèi)完成開發(fā)的工作，軟件開發(fā)平臺越來越重要。賽靈思定義的一套All Programmable設(shè)計方法—UlstraScale設(shè)計方法算是應(yīng)時之舉，也因為賽靈思在軟件工具平臺上的努力，讓基于FPGA產(chǎn)品的軟硬件協(xié)同設(shè)計成為可能，激發(fā)FPGA潛力的無限釋放。