電子電路中，共阻抗干擾對電路的正常工作帶來很大影響。在PCB電路設(shè)計(jì)中，尤其在高頻電路的PCB設(shè)計(jì)中，必須防止地線的共阻抗所帶來的影響。通過對共阻抗干擾形式的分析，詳細(xì)介紹一點(diǎn)接地在電子電路中，特別是在高頻電路中對共阻抗干擾的抑制作用，以及采用一點(diǎn)接地防止共阻抗應(yīng)注意的問題。

同時(shí)對PCB板內(nèi)地線布局的主要形式和要求進(jìn)行了簡要闡述。

0前言

在電子電路中，多數(shù)元器件都要通過地線形成回路，線設(shè)計(jì)合理與否，直接影響電路的工作。盡可能地降低由于地線設(shè)計(jì)不和理產(chǎn)生對信號(hào)傳輸?shù)母蓴_。

在電路圖中，接地常用符號(hào)來表示，表示電路中的零電位，并用來作為電路的其他各點(diǎn)的公共參考點(diǎn)。電路的各點(diǎn)電壓、電流和信號(hào)電平的大小均是以地線作為基準(zhǔn)電壓來表示的。在閱讀電路圖和理解電路工作狀態(tài)時(shí)，常把地線和各接地點(diǎn)之間視作無電位差的零電位點(diǎn)。而在實(shí)際電路工作中，由于地線的阻抗(電阻、電感)的存在，會(huì)產(chǎn)生一定的電位差。這些電位差的存在，必然對電路的工作帶來影響。在PCB設(shè)計(jì)中必須注意和消除地線阻抗的影響。

1地線對電路產(chǎn)生干擾的形式

1. 1全電流共阻抗干擾

如圖1中，電路1和電路2通過公用地線AB與電源形成回路。線段AB可等效為一個(gè)電阻和電感的串聯(lián)回路，因而形成共阻抗效應(yīng)。在工作時(shí)，電路1、2的電流變動(dòng)，將引起A點(diǎn)電位變化，使電路1、2相互產(chǎn)生干擾。如電路2有輸出至電路3，干擾也將竄入電路3中，因此形成全電流共阻抗干擾。

例如有一段長為10cm，寬為1. 5cm的印制導(dǎo)線，其銅箔厚度為50微米，導(dǎo)線電阻為：若ρ= 0. 02，則R約為0. 026Ω。當(dāng)電路1工作在低頻時(shí)，電路的交變電流為1A，則在這段印制導(dǎo)線上約產(chǎn)生0.026V的交變電壓降而作用在電路2上。在高頻時(shí)，地線的共阻抗干擾，主要以導(dǎo)線的電感為主。當(dāng)一段導(dǎo)線長度遠(yuǎn)大于其寬度時(shí)，導(dǎo)線的自感量可按0. 8微亨/米計(jì)算。同樣一段長10cm的導(dǎo)線，當(dāng)其通過的工作頻率為30MHz時(shí)，此段導(dǎo)線所呈現(xiàn)的感抗RL= 2πL≈16Ω。可見在頻率升高時(shí)，導(dǎo)線的感抗將比導(dǎo)線本身的電阻要大幾個(gè)數(shù)量級(jí)。即使導(dǎo)線中流過很小的高頻電流，如為10mA，在導(dǎo)線上將產(chǎn)生0.16V的高頻電壓。因而，對于高頻電路，在制作PCB時(shí)，印制導(dǎo)線要盡可能短，以減少導(dǎo)線感抗對電路帶來的損耗與干擾。

圖1地線共阻抗干擾

1. 2局部電流共阻抗干擾

如圖2所示，當(dāng)印制板采用環(huán)形地線，各接地元件按就近分散接地。這樣末級(jí)的交流信號(hào)一部分通過地線AD形成回路，在導(dǎo)線AD上產(chǎn)生交流壓降。

由于前級(jí)的晶體管發(fā)射極和基極與末級(jí)共用導(dǎo)線BC，在導(dǎo)線BC上產(chǎn)生共阻抗干擾。這種干擾是以局部電流的形式在公共地線上產(chǎn)生耦合，形成局部電流共阻抗干擾。

圖2另一種共阻抗干擾

全電流共阻抗干擾主要存在于級(jí)與級(jí)之間。局部電流共阻抗干擾則是指部分和個(gè)別元件與導(dǎo)線的接地點(diǎn)不良而對其他電路引起的干擾。

2防止共阻抗干擾的方法

各級(jí)內(nèi)部接地。各級(jí)內(nèi)部接地是防止局部電流共阻抗干擾的主要方法。即有效地防止了本級(jí)的交流信號(hào)通過各接地元件而逸出至本級(jí)以外的電路中去，或其他電路的交流信號(hào)，通過本級(jí)的各接地元件而檢拾進(jìn)來。

無論對于低頻、中頻、還是高頻各級(jí)電路，防止局部電流的共阻抗干擾，唯一有效的方法是采用一點(diǎn)接地。

一點(diǎn)接地的形式如圖3所示。圖中將各級(jí)內(nèi)部的接地元件，即本級(jí)電路的發(fā)射極基極和集電極的所有接地元件，均安排在一個(gè)接地點(diǎn)上與地線相接。

這樣，就能有效地防止交流信號(hào)通過接地元件的發(fā)散和接收，使接地純凈。

圖3一點(diǎn)接地

在實(shí)際電路中，各級(jí)的接地元件較多，不可能將這些元件同時(shí)穿入一個(gè)穿線孔內(nèi)，而是將本級(jí)接地元件盡可能就近安排在公共地線的一段或一個(gè)區(qū)域內(nèi)，如圖4a所示。有時(shí)遇到元件體積限制或排列上的原因，就近安排有困難時(shí)，可采用圖4b所示的接地形式，同樣可達(dá)到一點(diǎn)接地的效果。

圖4排版中的一點(diǎn)接地

3一點(diǎn)接地應(yīng)注意的問題

3. 1本級(jí)接地元件的范圍

本級(jí)接地元件的范圍是指與本級(jí)晶體管直接連接，或是通過電容耦合的元件。由電感耦合的次級(jí)及元件不屬于本級(jí)。如圖5a、圖5b所示。

圖5分組檢波器的一點(diǎn)接地

3. 2采用接地分支作一點(diǎn)接地

在元件不多、體積不大時(shí)，一點(diǎn)接地的布局比較好處理;在元件較多，且體積較大時(shí)可采用較長的接地分支。在排版中也可以沿印制版周圍布設(shè)，但不應(yīng)使其他級(jí)的元件接入此接地分支上，接地分支的遠(yuǎn)端不應(yīng)再和其他地線相接。

3. 3一點(diǎn)接地也包括本級(jí)的板外元件在內(nèi)

一點(diǎn)接地除了本級(jí)的板內(nèi)元件外，還包括與本級(jí)直接或通過電容耦合的板外元件。這一點(diǎn)在PCB設(shè)計(jì)中常被忽略，而造成局部電流的共阻抗干擾。

3. 4高頻電路的一點(diǎn)接地

高頻電路的地線一般采用大面積覆蓋接地，但這并不意味著各級(jí)內(nèi)部元件的接地可以分散接地。

4板內(nèi)地線布局

印制版內(nèi)地線是用來連接電路各級(jí)或各部分之間的接地的。板內(nèi)地線布局，主要應(yīng)防止各級(jí)和各部分之間的全電流共阻抗干擾。

4. 1板內(nèi)地線布局的要求

當(dāng)板內(nèi)的電路數(shù)量較多，地線的布局必須做到下列幾點(diǎn)：

各部分的地線必須分開。

為消除或盡量減少各部分的公共地線段，總地線的引出點(diǎn)必須合理。

為防止各部分通過總地線的公共引出線而產(chǎn)生共阻抗干擾，在必要時(shí)可將某些部分的電路的地線單獨(dú)引出。如圖6a、圖6b、圖6c三種板內(nèi)地線布局。

圖6板內(nèi)的三種地線布局。

4. 2板內(nèi)地線布局的形式

并聯(lián)分路式。如圖7所示。這是采用并聯(lián)分路式接地方式。板內(nèi)的總地在印制板的右下角。對于板內(nèi)的總地引出點(diǎn)，應(yīng)根據(jù)板內(nèi)地線布局統(tǒng)一考慮，要盡可能使總地選擇在與各部分地線較近的點(diǎn)上，同時(shí)也要考慮使總地引至電源之間的地線較短。

圖7板內(nèi)的并聯(lián)分路接地

在數(shù)字電路中，由于大量的觸發(fā)器和門電路對干擾信號(hào)很敏感，各電路在開關(guān)狀態(tài)時(shí)，會(huì)產(chǎn)生一定的脈沖干擾，使觸發(fā)器和門電路產(chǎn)生誤觸發(fā)。這將直接影響電路工作的穩(wěn)定，其可以按級(jí)、按工作狀態(tài)或按一個(gè)集成塊設(shè)計(jì)地線。

匯流條式：匯流條是條形對稱傳輸線。由于其本身的厚度和寬度增加而使直流電阻下降，更主要的由于這種對稱傳輸方式比單線傳輸具有良好的低阻抗特性，同時(shí)克服了單線傳輸時(shí)的電感分量對電路的影響。

大面積覆蓋接地：在電路的工作頻率較高和高速開關(guān)的數(shù)字電路中，地線不能采用條形分布，宜采用大面積覆蓋的接地方式。

大面積覆蓋地線(如圖8所示)是當(dāng)板內(nèi)導(dǎo)線較多時(shí)，為避免接地受導(dǎo)線切斷而影響接地效果，而采用雙面印制版，其中一面為接地用。采用大面積接地，要防止各接地元件的局部電流耦合而造成共阻抗干擾。因而對各級(jí)元件布設(shè)要盡量以本級(jí)的晶體管、集成塊為中心，元件按級(jí)集中，并在本級(jí)元件的中心部位設(shè)立接地區(qū)域。

圖8大面種覆蓋地線

一字形地線。當(dāng)板內(nèi)的級(jí)數(shù)不多時(shí)，可以采用一字形地線。各級(jí)電路可按先后順序排列，每級(jí)電路的接地元件要相近接在地線上。板上地的引出點(diǎn)應(yīng)放置在末級(jí)附近，如有引出至板外的輸入、輸出的要分開。

5結(jié)束語

總之，在PCB電路設(shè)計(jì)中，尤其在高頻電路中必須重視共阻抗干擾的影響。只有通過良好的地線設(shè)計(jì)，合理的布局結(jié)構(gòu)，才能保證電子電路工作穩(wěn)定。以上對PCB電路設(shè)計(jì)中，防止共阻抗干擾的一些方法和對策作了系統(tǒng)總結(jié)，供PCB電路設(shè)計(jì)人員參考。