www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁 > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]球柵陣列(BGA)封裝是目前FPGA和微處理器等各種高度先進(jìn)和復(fù)雜的半導(dǎo)體器件采用的標(biāo)準(zhǔn)封裝類型。用于嵌入式設(shè)計(jì)的BGA封裝技術(shù)在跟隨芯片制造商的技術(shù)發(fā)展而不斷進(jìn)步,這類封裝一般分成標(biāo)準(zhǔn)和微型BGA兩種。

球柵陣列(BGA)封裝是目前FPGA和微處理器等各種高度先進(jìn)和復(fù)雜的半導(dǎo)體器件采用的標(biāo)準(zhǔn)封裝類型。用于嵌入式設(shè)計(jì)的BGA封裝技術(shù)在跟隨芯片制造商的技術(shù)發(fā)展而不斷進(jìn)步,這類封裝一般分成標(biāo)準(zhǔn)和微型BGA兩種。這兩種類型封裝都要應(yīng)對(duì)數(shù)量越來越多的I/O挑戰(zhàn),這意味著信號(hào)迂回布線(Escape routing)越來越困難,即使對(duì)于經(jīng)驗(yàn)豐富的PCB和嵌入式設(shè)計(jì)師來說也極具挑戰(zhàn)性。

嵌入式設(shè)計(jì)師的首要任務(wù)是開發(fā)合適的扇出策略,以方便電路板的制造。在選擇正確的扇出/布線策略時(shí)需要重點(diǎn)考慮的因素有:球間距,觸點(diǎn)直徑,I/O引腳數(shù)量,過孔類型,焊盤尺寸,走線寬度和間距,以及從BGA迂回出來所需的層數(shù)。

和嵌入式設(shè)計(jì)師總是要求使用最少的電路板層數(shù)。為了降低成本,層數(shù)需要優(yōu)化。但有時(shí)設(shè)計(jì)師必須依賴某個(gè)層數(shù),比如為了抑制噪聲,實(shí)際布線層必須夾在兩個(gè)地平面層之間。

圖1:Dog bone型扇出。

除了基于特定BGA的嵌入式設(shè)計(jì)固有的這些設(shè)計(jì)因素外,設(shè)計(jì)的主要部分還包括嵌入式設(shè)計(jì)師從BGA正確迂回信號(hào)走線所必須采取的兩種基本方法:Dog bone型扇出(圖1)和焊盤內(nèi)過孔(圖2)。Dog bone型扇出用于球間距為0.5mm及以上的BGA,而焊盤內(nèi)過孔用于球間距在0.5mm以下(也稱為超精細(xì)間距)的BGA和微型BGA。間距定義為BGA的某個(gè)球中心與相鄰球中心之間的距離。

圖2:焊盤內(nèi)過孔扇出方法。

了解與這些BGA信號(hào)布線技術(shù)有關(guān)的一些基本術(shù)語很重要。其中術(shù)語“過孔”是最重要的。過孔是指帶電鍍孔的焊盤,這個(gè)電鍍孔用于連接某個(gè)PCB層上的銅線和另外一個(gè)層上的銅線。高密度多層電路板可能用到盲孔或埋孔,也稱為微型過孔。盲孔只有一面可見,埋孔兩面都不可見。

Dog bone型扇出

型BGA扇出法是分成4個(gè)象限,在BGA中間則留出一個(gè)較寬的通道,用于布設(shè)從內(nèi)部出來的多條走線。分解來自BGA的信號(hào)并將它們連接到其它電路涉及到多個(gè)關(guān)鍵步驟。

第一步是確定BGA扇出所需的過孔尺寸。過孔尺寸取決于許多因素:器件間距,PCB厚度,以及需要從過孔的一個(gè)區(qū)域或一個(gè)周界布到另一個(gè)區(qū)域或另一個(gè)周界的走線數(shù)量。圖3顯示了與BGA有關(guān)的三個(gè)不同周界。周界是一個(gè)多邊形邊界,定義為圍繞BGA球的一個(gè)矩陣或方形。

圖3:與BGA有關(guān)的三個(gè)不同周界。(Perimeter: 周界)

經(jīng)過第一行(水平)和對(duì)應(yīng)第一列(垂直)的虛線組成的是第一個(gè)周界,然后依次是第二個(gè)和第三個(gè)周界。設(shè)計(jì)師從BGA最外的周界開始布線,然后不斷向里走,直到BGA球最里的周界。過孔尺寸用觸點(diǎn)直徑和球間距計(jì)算,如表1所示。觸點(diǎn)直徑也是每個(gè)BGA球的焊盤直徑。

表1:使用觸點(diǎn)直徑和球間距計(jì)算過孔尺寸。(注:Ball pitch: 球間距

Land Diameter: 觸點(diǎn)直徑

conductor (Line) and space width(in μm): 導(dǎo)線(走線)和空間寬度(μm內(nèi))

Assumes both are the same: 假定兩者都相同

1 Line per channel: 每個(gè)通道的1條走線

2 lines per channel: 每個(gè)通道2條走線

一旦完成了Dog bone型扇出,并且確定了特定的過孔焊盤尺寸,第二步就是定義從BGA進(jìn)入電路板內(nèi)層的走線寬度。確認(rèn)走線寬度時(shí)要考慮許多因素。表1顯示了走線寬度。走線之間要求的最小空間限定了BGA迂回布線空間。重要的是要知道,減小走線之間的空間將增加電路板制造成本。

兩個(gè)過孔之間的區(qū)域被稱為走線通道。相鄰過孔焊盤之間的通道面積是信號(hào)布線必須經(jīng)過的最小面積。表1用來計(jì)算可以經(jīng)過這個(gè)區(qū)域布線的走線數(shù)量。

如表1所示,實(shí)施BGA信號(hào)迂回布線時(shí)必須滿足走線寬度和走線間最小空間要求。相鄰過孔焊盤之間的通道面積是信號(hào)布線必須經(jīng)過的最小面積。

通道面積CA=BGA間距-d,其中d是過孔焊盤直徑。

可以經(jīng)過這個(gè)區(qū)域布線的走線數(shù)量用表2進(jìn)行計(jì)算。

表2:計(jì)算經(jīng)過給定通道面積的走線數(shù)量。(注:Number of Traces: 走線數(shù)量

Formula: 公式

Space width: 空間寬度

Trace width: 走線寬度

許多走線可以通過不同通道進(jìn)行布線。例如,如果BGA間距不是十分精細(xì),可以布1條或兩條走線,有時(shí)可以3條。比如對(duì)于1mm間距的BGA來說,就可以布多條走線。然而,借助今天的先進(jìn)PCB設(shè)計(jì),大多數(shù)時(shí)候一個(gè)通道只布一條走線。

一旦嵌入式設(shè)計(jì)師確定了走線寬度和間距、經(jīng)過一個(gè)通道布線的走線數(shù)量以及用于BGA版圖設(shè)計(jì)的過孔類型,他或她就能估算出所需的PCB層數(shù)。使用小于最大值的I/O引腳數(shù)量可以減少層數(shù)。如果允許在第一層和第二層布線,那么兩個(gè)外周界的布線就無需使用過孔。其它兩個(gè)周界可以在底層布線。

第三步,設(shè)計(jì)師需要根據(jù)要求保持阻抗匹配,并確定完全分解BGA信號(hào)要使用的布線層數(shù)量。接下來使用電路板頂層或放置BGA的那一層完成BGA外圈的布線。

剩下的內(nèi)部參數(shù)則分布在內(nèi)部布線層上。根據(jù)每個(gè)通道內(nèi)的內(nèi)部布線數(shù)量,需要公正地估計(jì)完成整個(gè)BGA布線所需的層數(shù)。

等外圈布線完了后,再布下一圈。圖4a和圖4b中的一組圖描述了PCB設(shè)計(jì)師如何布線不同的BGA圈,從最外面開始,一直到中心。第一張圖顯示了第一和第二個(gè)內(nèi)圈是如何布線的。接著按同樣的方法布線后續(xù)的內(nèi)圈,直到完成全部的BGA布線。

圖4a和4b:如何布線不同的BGA圈,從最外層開始,直到中心。

在需要考慮電磁干擾(EMI)的一些設(shè)計(jì)中,外層或頂層是不能用于布線的,即使外圈也不行。在這種情況下,頂層用作地平面。EMI包括了一個(gè)產(chǎn)品對(duì)于外界電磁場(chǎng)的易感性,而外界電磁場(chǎng)一般通過耦合或輻射方式從一個(gè)產(chǎn)品進(jìn)入另一個(gè)產(chǎn)品,并常常導(dǎo)致后一個(gè)產(chǎn)品通不過一致性測(cè)試。產(chǎn)品只有滿足以下三個(gè)標(biāo)準(zhǔn)才能認(rèn)為符合電磁兼容規(guī)范要求:

不干擾其它系統(tǒng)

不受其它系統(tǒng)輻射的影響

不會(huì)干擾到本身。

為了防止產(chǎn)品收發(fā)干擾信號(hào),建議對(duì)產(chǎn)品采取屏蔽措施。屏蔽一般是指用金屬外殼完全包裹住整個(gè)電子產(chǎn)品或產(chǎn)品的一部分。然而,在大多數(shù)情況下將外層用地平面填充也可以起到屏蔽的作用,因?yàn)樗芪芰?,最大程度地減小干擾。

用于超細(xì)間距的焊盤內(nèi)過孔技術(shù)

當(dāng)使用焊盤內(nèi)過孔技術(shù)進(jìn)行BGA信號(hào)逃逸和布線時(shí),過孔直接放置在BGA焊盤上,并填充導(dǎo)電材料(通常是銀),并提供平坦的表面。

本文使用的微型BGA焊盤內(nèi)過孔扇出例子采用的是0.4mm球或引線間距,PCB是18層,包括8個(gè)信號(hào)布線層。BGA布線通常要求更多的層數(shù)。但在這個(gè)例子中,層數(shù)不是問題,因?yàn)橹挥昧松倭康腂GA球。關(guān)鍵問題仍然是微型BGA的0.4mm窄間距,并且頂層除了扇出外不允許布線。目標(biāo)是既做到扇出微型BGA,又不負(fù)面影響PCB的制造。

圖5顯示了BGA器件制造商提供的外形圖。從圖中可以看到,推薦的焊盤尺寸是0.3mm(12mil),而引腳間距是0.4mm(16mil)。由于焊盤之間的間距特別小,因此不可能實(shí)現(xiàn)傳統(tǒng)的Dog bone型扇出圖案。即使小尺寸的過孔也無法用于Dog bone型扇出策略。這里的小尺寸過孔意思是6mil的鉆孔和10mil的環(huán)形焊盤。另外一個(gè)重要的機(jī)械性限制是電路板厚度,本例是93mil。

圖5:BGA器件制造商提供的外形圖。

在這種情況下,最方便的解決方案是使用焊盤內(nèi)微過孔。然而,微過孔尺寸不能超過3mil。但93mil的電路板厚度是一個(gè)限制因素。另外一個(gè)選項(xiàng)是盲孔和埋孔技術(shù)。但這些選項(xiàng)將限制制造技術(shù)的選擇,并且會(huì)增加成本。

為了能夠選擇不同的制造公司,93mil厚的電路板中鉆孔尺寸不能小于6mil,走線寬度不能小于4mil。否則只有少數(shù)高端的電路板制造商才能接手這個(gè)項(xiàng)目,而且價(jià)格不菲。圖6顯示了與本例有關(guān)的BGA外形圖。

圖6:這種扇出方法避免了使用高端技術(shù),而且不會(huì)影響信號(hào)完整性。BGA引腳分成內(nèi)部引腳和外部引腳兩部分。

圖6所示的扇出方法避免了使用高端技術(shù),而且不影響信號(hào)完整性。BGA引腳被分成內(nèi)部和外部引腳兩個(gè)部分。焊盤內(nèi)過孔用于內(nèi)部,外部引腳在0.5mm柵格上扇出。圖7a顯示的是頂層,圖7b顯示的是頂層和內(nèi)部布線層。

圖7a和7b:焊盤內(nèi)過孔用于內(nèi)部,而外部引腳在0.5mm柵格上扇出。圖7a顯示的是頂層;圖7b顯示的是頂層和內(nèi)部布線層。

由于BGA焊盤尺寸是0.3mm(12mil),間距是0.4mm(16mil),因此焊盤內(nèi)使用了6/10mil的過孔(孔/環(huán)尺寸)。外部擴(kuò)展扇出使用相同的過孔。在內(nèi)部,過孔之間的間隙是6mil,這是標(biāo)準(zhǔn)尺寸,不會(huì)引起制造問題。外部的過孔間隙是10mil。這個(gè)間隙可以走一條3mil的線,線與過孔距離是3.34mil。這種特別的策略允許從0.4mm間距微型BGA出來的所有信號(hào)都能成功扇出,而且不會(huì)提出任何特殊的制造要求。

不管是使用Dog bone還是焊盤內(nèi)過孔方法,基本步驟是相同的,也就是先要確定正確的通道空間,包括定義過孔和焊盤的尺寸、走線寬度、阻抗要求和疊層。然而區(qū)別在于過孔安排和所用的過孔組。

推薦使用深度最多6層的盲孔/埋孔配置。層數(shù)再多會(huì)引起制造良率問題。優(yōu)選技術(shù)是使用交叉過孔或堆疊過孔,如圖8所示。交叉過孔允許更加精確的注冊(cè)公差,因?yàn)樗鼈儾幌穸询B過孔那樣強(qiáng)制要求完美對(duì)齊。

圖8:交叉過孔允許更大的注冊(cè)公差,因?yàn)樗鼈儾幌穸询B過孔那樣強(qiáng)制要求完美對(duì)齊。

沒有這些步驟會(huì)出什么錯(cuò)

不管是用Dog bone還是焊盤內(nèi)過孔技術(shù),可制造性和功能都是需要認(rèn)真考慮的兩個(gè)重要方面。關(guān)鍵是要知道制造工廠的制造限制。有些工廠可以制造特別嚴(yán)格的設(shè)計(jì)。然而,如果產(chǎn)品準(zhǔn)備批量生產(chǎn),成本會(huì)很高。因此設(shè)計(jì)時(shí)就要考慮選用普通制造工廠特別重要。

總之,從制造角度看要考慮的關(guān)鍵因素有:

層疊

過孔-孔的大小(取決于長(zhǎng)寬比)

過孔-孔環(huán) (要求最小3mi)

過孔—堆疊(堆疊還是交叉)

銅箔到銅箔距離(推薦最小3mil)

銅箔到鉆孔距離(要求最小5mil)

用于裝配的BGA觸點(diǎn)尺寸與錫球尺寸

在可制造性和功能方面總是存在折衷考慮。因此正確分析每個(gè)方面然后做出合適的決定很關(guān)鍵。

另一方面,功能包括了信號(hào)完整性、電源分布和電磁兼容。這些可以分成以下幾個(gè)大類:

反射和傳輸線(一條線) 關(guān)鍵是阻抗控制。阻抗由走線寬度、電介質(zhì)厚度和參考平面所控制。

反射和傳輸線(一條線) 關(guān)鍵是阻抗控制。阻抗由走線寬度、電介質(zhì)厚度和參考平面所控制。

串?dāng)_(兩條或更多條線) 相同和相鄰層上走線之間的距離是控制串?dāng)_的關(guān)鍵。每個(gè)信號(hào)層之間放置地層、將對(duì)噪聲敏感的或輻射噪聲的走線周圍的屏蔽線接地有助于最大限度地減小串?dāng)_。

電源分布(軌破壞) 這是電源網(wǎng)絡(luò)的電感。使電源和地平面相鄰并使用去耦電容有助于控制電源浪涌。

電磁干擾(系統(tǒng)破壞) 控制上述所有單元,同時(shí)屏蔽整個(gè)PCB或?qū)υ肼暶舾泻彤a(chǎn)生噪聲的部分有助于控制電磁干擾。

上述措施對(duì)整個(gè)產(chǎn)品來說也是正確的。然而,在BGA區(qū)域尤其正確,因?yàn)樗行盘?hào)和電源彼此靠得很近,因此極具挑戰(zhàn)性。對(duì)信號(hào)特性的正確了解有助于作出在功能方面哪個(gè)網(wǎng)絡(luò)具有更高優(yōu)先級(jí)的決定。

在靠近BGA的層中使用大面積的接地平面有助于解決大多數(shù)信號(hào)完整性問題。盲孔的一個(gè)最大好處是,在盲孔/埋孔中消除了分支長(zhǎng)度,這對(duì)高頻信號(hào)來說尤其重要。

本文小結(jié)

用于嵌入式設(shè)計(jì)的BGA封裝技術(shù)正在穩(wěn)步前進(jìn),但信號(hào)迂回布線仍有很大難度,極具有挑戰(zhàn)性。在選擇正確的扇出/布線策略時(shí)需要考慮幾個(gè)關(guān)鍵因素:球間距,觸點(diǎn)直徑,I/O引腳數(shù)量,過孔類型,焊盤尺寸,走線寬度和間距以及疊層。遵循本文所述的一些策略可以確保產(chǎn)品具有正確的形態(tài)、裝配和功能。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動(dòng)創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來一場(chǎng)聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會(huì)——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場(chǎng)可編程門陣列(FPGA)憑借其開發(fā)時(shí)間短、成本效益高以及靈活的現(xiàn)場(chǎng)重配置與升級(jí)等諸多優(yōu)點(diǎn),被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera?的Agilex? 3 FPGA C系列開發(fā)套件。此開...

關(guān)鍵字: FPGA 邊緣計(jì)算 嵌入式應(yīng)用

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進(jìn)入體內(nèi),并對(duì)體內(nèi)器官或結(jié)構(gòu)進(jìn)行直接觀察和對(duì)疾病進(jìn)行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機(jī)械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

運(yùn)用單片機(jī)和FPGA芯片作為主控制器件 , 單片機(jī)接收從PC機(jī)上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號(hào)和同步的控制信號(hào)— 數(shù)據(jù)、時(shí)鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機(jī) FPGA LED顯示屏

在異構(gòu)計(jì)算系統(tǒng)中,ARM與FPGA的協(xié)同工作已成為高性能計(jì)算的關(guān)鍵架構(gòu)。本文基于FSPI(Fast Serial Peripheral Interface)四線模式,在150MHz時(shí)鐘頻率下實(shí)現(xiàn)10.5MB/s的可靠數(shù)據(jù)...

關(guān)鍵字: ARM FPGA FSPI

在全球FPGA市場(chǎng)被Xilinx(AMD)與Intel壟斷的格局下,國(guó)產(chǎn)FPGA廠商高云半導(dǎo)體通過構(gòu)建自主IP核生態(tài)與智能時(shí)序約束引擎,走出差異化高端化路徑。本文深入解析高云半導(dǎo)體FPGA工具鏈的兩大核心技術(shù)——全棧IP...

關(guān)鍵字: FPGA 高云半導(dǎo)體

2025年6月12日,由安路科技主辦的2025 FPGA技術(shù)沙龍?jiān)谀暇┱秸匍_,深圳市米爾電子有限公司(簡(jiǎn)稱:米爾電子)作為國(guó)產(chǎn)FPGA的代表企業(yè)出席此次活動(dòng)。米爾電子發(fā)表演講,并展出米爾基于安路飛龍派的核心板和解決方案...

關(guān)鍵字: FPGA 核心板 開發(fā)板

高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用

關(guān)鍵字: FPGA I/O 機(jī)器視覺

本文討論如何為特定應(yīng)用選擇合適的溫度傳感器。我們將介紹不同類型的溫度傳感器及其優(yōu)缺點(diǎn)。最后,我們將探討遠(yuǎn)程和本地檢測(cè)技術(shù)的最新進(jìn)展如何推動(dòng)科技進(jìn)步,從而創(chuàng)造出更多更先進(jìn)的溫度傳感器。

關(guān)鍵字: 溫度傳感器 CPU FPGA
關(guān)閉