概述

隨著半導體技術的快速發(fā)展，近年來FPGA的器件容量和輸入輸出的管腳數(shù)量都極大的增加了，例如StratixIV器件，最大的一款EP4SE680擁有68.11萬個邏輯單元和1104個輸入輸出管腳。大量的輸出管腳在同一時刻翻轉會引起同步切換噪聲。目前同步切換噪聲是FPGA領域的一個新的挑戰(zhàn)。

同步切換噪聲的定義

當大量的輸出管腳在同一個時刻從高電平到低電平的切換或者從低電平到高電平的切換，會在相鄰的管腳上引入噪聲，這就是同步切換噪聲。

典型的一個同步切換噪聲的測試設置如圖。設置中，F(xiàn)PGA器件的輸入輸出的電平標準配置為SSTL18 ClassII。多個在同一時刻不斷翻轉的輸出管腳定義為干擾者。一個保持為高或者低的輸出管腳定義為被干擾者。干擾者和被干擾者典型的容性負載值為10pF。干擾者以同一個時鐘信號的邊沿作為觸發(fā)。

點此下載全文PDF資料：FPGA上同步開關噪聲的分析.pdf