〓 Blast Create

設(shè)計(jì)師可以通過(guò)Blast Create對(duì)RTL級(jí)代碼進(jìn)行綜合、觀察、*估，改善其代碼質(zhì)量、設(shè)計(jì)約束和設(shè)計(jì)可測(cè)性；并且通過(guò)SVP技術(shù)建立精確地設(shè)計(jì)原型進(jìn)行布局規(guī)劃。 Blast Create 包括邏輯綜合、物理綜合、DFT分析和掃描鏈插入、功率優(yōu)化和靜態(tài)時(shí)序分析并具有統(tǒng)一的用戶(hù)環(huán)境。通過(guò)Blast Create可很好的完成前端設(shè)計(jì)和后端設(shè)計(jì)的連接，縮短了設(shè)計(jì)周期。

主要特點(diǎn)：

1、全特性的、高容量的RTL綜合引擎，并提供一種可預(yù)測(cè)設(shè)計(jì)收斂的途徑；

2、全芯片快速的詳細(xì)布局和全局的布線(xiàn)可實(shí)現(xiàn)千萬(wàn)門(mén)的設(shè)計(jì)并可預(yù)測(cè)時(shí)序收斂；

3、集成的DFT技術(shù)提供一種豐富的可測(cè)性分析解決方案；

4、單一集成環(huán)境、執(zhí)行代碼、公共的分析引擎和統(tǒng)一的數(shù)據(jù)庫(kù)模型,消除不必要的文件轉(zhuǎn)換；使用方便，提高設(shè)計(jì)效率并確保整個(gè)設(shè)計(jì)的相關(guān)性；

5、與工業(yè)標(biāo)準(zhǔn)的代碼風(fēng)格、設(shè)計(jì)約束以級(jí)寄生參數(shù)文件格式兼容

〓 Blast RTL

基于Gain-Based 綜合技術(shù)的Blast RTL，可大大地縮短運(yùn)行時(shí)間和節(jié)省內(nèi)存空間，內(nèi)嵌靜態(tài)時(shí)序分析有助于設(shè)計(jì)師隨時(shí)發(fā)現(xiàn)時(shí)序問(wèn)題。Blast RTL 對(duì)全芯片的綜合是基于精確的互連延時(shí)和單元模型，而不是傳統(tǒng)線(xiàn)延估計(jì)模型，因此可以快速實(shí)現(xiàn)互連延時(shí)的收斂。同時(shí)，由于單元模型的精確選擇既能做到單元面積小、功耗低，又能有利于克服信號(hào)噪聲(SI)。

主要特點(diǎn)：

1、 綜合容量大；

2、綜合速度快；

3、能實(shí)現(xiàn)低功耗設(shè)計(jì)和優(yōu)化；

4、及時(shí)報(bào)告有延時(shí)問(wèn)題的路徑，以便于按需要修改RTL和約束條件；

5、與物理設(shè)計(jì)軟件無(wú)縫連接，快速進(jìn)入物理設(shè)計(jì)；

6、自動(dòng)的Data-Path生成，能保證設(shè)計(jì)產(chǎn)品性能高，面積小；

7、集成掃描鏈扦入，保證電路的可測(cè)性設(shè)計(jì)；

8、支持標(biāo)準(zhǔn)HDL代碼，VHDL IEEE 1076-87/93，Verilog IEEE 1064 的標(biāo)準(zhǔn)；

9、從RTL到GDSII， 全流程單一增量式時(shí)序分析器和公共時(shí)序約束；

10、保證前后端時(shí)序的一致性；

11、支持層次化時(shí)序約束；

12、支持標(biāo)準(zhǔn)接口：SDC，LIB，DEF，LEF，GDSII

〓 Blast Fusion

它包括物理綜合和優(yōu)化，布局、布線(xiàn)，時(shí)鐘樹(shù)生成，平面布局和功耗規(guī)劃，詳細(xì)布局、布線(xiàn)，RC的提取和內(nèi)嵌增量時(shí)序分析工具。它是基于專(zhuān)利技術(shù)Fixed-timing和單一數(shù)據(jù)模型算法，這樣能消除時(shí)序迭代，加速產(chǎn)品快速進(jìn)入市場(chǎng)。

主要特點(diǎn)：

1、FixedTiming 方法；

2、統(tǒng)一數(shù)據(jù)庫(kù)模型；

3、超級(jí)單元模型；

4、物理綜合；

5、時(shí)鐘樹(shù)綜合；

6、無(wú)網(wǎng)格自動(dòng)布線(xiàn)器；

7、功能強(qiáng)大的人機(jī)交互布局、布線(xiàn)能力；

8、功能強(qiáng)大的信號(hào)完整性設(shè)計(jì)和檢查，可保證投片一次成功；

9、全面支持可制造性設(shè)計(jì)；

10、開(kāi)放式結(jié)構(gòu)界面，易于二次開(kāi)發(fā)

〓 Blast Noise

Blast Noise與Blast Chip或Blast Fusion同步運(yùn)行且貫穿整個(gè)IC實(shí)現(xiàn)流程，自動(dòng)分析和調(diào)整芯片設(shè)計(jì)以避免串繞噪聲，串繞延遲及電遷移等信號(hào)完整性問(wèn)題，消除了傳統(tǒng)解決方案所帶來(lái)的繁雜的版圖后分析和修正的迭代過(guò)程。

主要特點(diǎn)：

1、采用專(zhuān)利的2Pi模型及先進(jìn)的過(guò)濾機(jī)制準(zhǔn)確分析串繞噪聲；

2、自動(dòng)信號(hào)翻轉(zhuǎn)率均衡及時(shí)序窗口算法分析、避免串繞延遲；

3、多種手段進(jìn)行串繞修正，如Buffer insertion, Gate sizing, Track reodering, Wide-spacing routing, shield routing等；

4、信號(hào)電遷移的分析及修正；

5、豐富且直觀易用的信號(hào)完整性分析報(bào)告

〓 Blast Plan

Blast Plan是用于大規(guī)模集成電路和片上系統(tǒng)（SoCs）層次化設(shè)計(jì)，它與Blast Fusion共同組成一體化設(shè)計(jì)流程。

主要特點(diǎn)：

1、平衡Blast Fusion的高容量和頂層模塊數(shù)最小化，更早作布局規(guī)劃，更早預(yù)見(jiàn)時(shí)序收斂性；

2、整個(gè)層次化方法支持“自底向上和自頂向下”的流程；

3、獨(dú)特的“GlassBox” 抽取技術(shù)使得層次化設(shè)計(jì)可完成精確的串?dāng)_和噪聲建模、天線(xiàn)效應(yīng)的修補(bǔ)；

4、“Gain-based”*估技術(shù)提供非常精確的時(shí)序預(yù)算；

5、利用門(mén)級(jí)、RTL級(jí)、宏單元和“Black Box”單元的網(wǎng)表進(jìn)行早期設(shè)計(jì)規(guī)劃；

6、易用的GUI界面有益于層次規(guī)劃；

7、管腳最優(yōu)化以滿(mǎn)足設(shè)計(jì)的時(shí)序收斂和布通率；

8、通過(guò)全流程單一的增量式提取和時(shí)序分析達(dá)到“構(gòu)造即正確的”時(shí)序設(shè)計(jì)流程。

〓 Bail Rail

提供功耗完整性的解決方案，將功耗完整性分析貫穿于整個(gè)設(shè)計(jì)流程。

主要特點(diǎn)：

1、準(zhǔn)確、內(nèi)嵌的功耗分析；

2、快速、準(zhǔn)確的電壓降分析；

3、靈活的早期分析；

4、電遷移效應(yīng)分析；

5、電壓降效應(yīng)對(duì)時(shí)序的影響；

6、大規(guī)模的設(shè)計(jì)容量，支持層次化設(shè)計(jì)（>20M）；

7、文本及圖形化的結(jié)果顯示；

8、與Blast Fusion緊密結(jié)合，完成低功耗設(shè)計(jì)；

9、與第三方工具接口，支持業(yè)界標(biāo)準(zhǔn)格式的文件