在VHDL的設(shè)計(jì)中，對于一個(gè)系統(tǒng)中的多個(gè)模塊，我們也可以不采用實(shí)體互連的方法進(jìn)行設(shè)計(jì)，而是通過進(jìn)程的互連構(gòu)成一個(gè)整體。所謂 SA進(jìn)程，就是對數(shù)字器件的功能和延時(shí)進(jìn)行建模的設(shè)計(jì)實(shí)體。器件與進(jìn)程的對應(yīng)關(guān)系有如下幾種：①單個(gè)的器件映射為單個(gè)進(jìn)程；②單個(gè)的器件

映射為多個(gè)進(jìn)程；③－系列器件映射為一個(gè)進(jìn)程。數(shù)字系統(tǒng)模塊模型中模塊之間的連線在進(jìn)程模型網(wǎng)絡(luò)中用信號進(jìn)行標(biāo)記，如圖所示。

如圖 進(jìn)程建模示意圖