在VHDL的設計中，最常用的方法就是將數(shù)字系統(tǒng)的整體逐步分解為各個子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進一步分解為更小的子系統(tǒng)和模塊，層層分解，直至整個系統(tǒng)中各子系統(tǒng)關系合理，并便于邏輯電路級的設計和實現(xiàn)為止。將系統(tǒng)分解后，首先將各個小的模塊作為一個單獨的設計實體進行設計，再將各個相關的設計實體組成更高層次的設計實體進行設計，如此重復下去，直到最頂層的設計實體設計好為止，這就是模塊建模的思想，如圖所示。

如圖 模塊建模示決圖