圖1給出了典型的系統(tǒng)同步應用的數(shù)據(jù)和時鐘關系，時鐘周期是10ns。為了更接近實際，數(shù)據(jù)有效窗口并不等同于整個周期（PERIOD）時間。

圖1 系統(tǒng)同步應用的數(shù)據(jù)和時鐘關系

我們可以這樣來為其設置約束：

OFFSET IN 9 ns VALID 8 llb BEEORE SysClk；

運行后的結果可以從datasheet部分報告中的建立和保持時間欄列出，如圖2所示。從表格中會發(fā)現(xiàn)建立時間要求是1.524 ns，保持時間要求是-0.82 ns。時序圖中的陰影部分是我們的時序要求，很顯然這個要求窗口在數(shù)據(jù)有效窗口之內。因此這個接口可以正常工作，這也解釋了保持時間是負值的意義。

圖2 系統(tǒng)運行結果

圖3和圖4所示分別為時序分析工具對系統(tǒng)同步接口約束OFFSET IN BEFORE的詳細報告。有多個重要的部分值得注意，第1部分是約束的頭信息，它報告了約束的總結信息；第2部分顯示了時鐘信息，包括時鐘到達時間。DCM相位移動引起的延時會在這里以時鐘到達時間的形式顯示，有些設計者通常會錯誤地在時鐘路徑中尋找DCM相移值；第3部分是時鐘不確定表格，有些設計者在這個表格中看到相位錯誤值（Phase Error）以后通常會誤認為設計有問題，其實這個Phase Error僅僅代表了DCM／PLL的輸入／輸出時鐘之間的相位差別。報告中還列出了詳細的路徑分析，可以看到其中有很多帶下劃線的鏈接，如圖4所示，這些鏈接可以提供更多交互的信息。單擊UCF語句的鏈接（報告中的第1部分）輯器編輯原來的約束。單擊延時路徑中的元件或連線的名稱，會在Floorplan的基本元件或布線情況。