www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁 > 工業(yè)控制 > 電子設(shè)計自動化
[導(dǎo)讀]在FPGA設(shè)計中,內(nèi)部的FIFO設(shè)計是 個不可或缺的內(nèi)容,其設(shè)計的質(zhì)師會直接影響FPGA的邏輯容量和時序。在Xilinx中的某些高端器件是內(nèi)置的FIFO控制器,在coregen中可以直接產(chǎn)生這的硬FIFO控制器, 強烈建議能夠使用硬的H

在FPGA設(shè)計中,內(nèi)部的FIFO設(shè)計是 個不可或缺的內(nèi)容,其設(shè)計的質(zhì)師會直接影響FPGA的邏輯容量和時序。在Xilinx中的某些高端器件是內(nèi)置的FIFO控制器,在coregen中可以直接產(chǎn)生這的硬FIFO控制器, 強烈建議能夠使用硬的HFO控制器的場合,直接的好處足節(jié)省邏輯資源和提高邏輯速度,對于絕大部分的HFO設(shè)計,推薦使用Xili coregm產(chǎn)生。這樣可以保證功能正確,對于需要定制FIFO控制器的場合請小心。

下面將結(jié)合coregn來說明如何設(shè)計一個FIFO

產(chǎn)生FIFO時應(yīng)使用coregen的FIFO generator,打開后顯示如圖1所示的對話框。

FIFO cenerator對話框

圖1 FIFO cenerator對話框

注意其中選項的意義在左邊的(Read/Wfik 0ock Donmm)中選擇同步FIFO或異步FIFO,即囪寫時鐘是否是同-個。

在( Memory Type)中選擇是使用內(nèi)部的塊RAM或分布式RAM,或者移位寄存器或者內(nèi)置的FIFO(目前Virtex ̄4和Virtex-5的器件有內(nèi)置FIFO)。選擇時根據(jù)具體應(yīng)用決定,一般來說,當(dāng)需要的RAM較小時選擇分布式RAM;當(dāng)使用有內(nèi)置FIFO的器件時優(yōu)選內(nèi)置FIFO;較大的RAM且沒有內(nèi)置FIFO的器件時選擇塊RAM。

(Supported Features)列的第1個功能是對不對稱的位寬的支持,指FIFO的讀/寫位寬可以不一致;第2個功能是First-Word Fall-Through,當(dāng)需要看見FIFO內(nèi)的第1個數(shù),而又不想進行讀操作時使用,一般用做需要根據(jù)FIFO內(nèi)數(shù)據(jù)決定是否需要對FIFO進行操作的場合;第3個功能是說是否使用內(nèi)部的內(nèi)置FIFO控制器,當(dāng)選擇內(nèi)置FIFO的應(yīng)用時會有這個功能;第4個是ECO的支持,指內(nèi)置的Error Correcti。n Checking的功能,目前只有Virtex-5的塊RAM和內(nèi)置FIFO有此功能。

單擊【下一步】按鈕進入(Fifo Generator)對話框2,如圖2所示。

對話框

圖2 (Fifo Generator)對話框2

在其中設(shè)置詳細的屬性,從上往下一是是否標(biāo)準FIFO,還是需要支持First-WordFall-Through:二是對于內(nèi)置FIFO的應(yīng)用,還需要設(shè)置讀/寫時鐘的頻率;三是設(shè)置讀/寫位寬和深度;四是是否需要內(nèi)置的ECO;五是是否要使用塊RAM或FIFO內(nèi)的寄存器。注意選擇了使用內(nèi)部寄存器,下面顯示的Read Latency會增加。通常塊RAM或者FIFO是輸入寄存,鎖存器輸出,所以不選使用內(nèi)部寄存器。Read Latency是一個時鐘周期,選擇時會是兩個時鐘周期。在設(shè)計時需要根據(jù)時鐘頻率和時序要求決定是否選這個選項,不選的話,RAM會有一個較大的Tco。當(dāng)然也可以不選擇這個選項而多增加一級寄存器在代碼中,這樣處理的優(yōu)點是可以抵消一些線延時;缺點是無法使用RAM內(nèi)置的寄存器,從而浪費了資源。

單擊【下一步】按鈕將出現(xiàn)如圖3所示的對話框3。

從上往下一是是否需要幾乎空滿標(biāo)志;二是是否需要產(chǎn)生讀/寫響應(yīng)信號;三是是否需要產(chǎn)生讀/寫錯誤標(biāo)志;四是是否需要產(chǎn)生復(fù)位及復(fù)位是同步的還是異步的;五是復(fù)位時滿標(biāo)志的值。上面的讀/寫錯誤就是overflow和underflow,是指當(dāng)FIFO滿時仍在寫,空時仍在讀的標(biāo)志,可以用來監(jiān)控FIFO是否出現(xiàn)了錯誤操作。RAM的復(fù)位指復(fù)位RAM的輸入輸出寄存器,而不會復(fù)位RAM內(nèi)部的內(nèi)容。

Fifo Generator 對話框

圖3 Fifo Generator 對話框

單擊【下一步】按鈕打開如圖4所示的對話框4。

Fifo Generator對話框

圖4 Fifo Generator對話框4

在其中可以設(shè)置FIFO的空滿標(biāo)志的閾值。

單擊【下一步】按鈕打開如圖5所示的對話框5。

在其中可以設(shè)置將FIFO內(nèi)部的數(shù)據(jù)的個數(shù)通過接口開放給用戶邏輯可見。

單擊【下一步】按鈕打開對話框如圖6所示的對話框6,可以看到所有的設(shè)置,并仔細檢查設(shè)置是否正確。

單擊(Finish)按鈕,會產(chǎn)生.V的原文件和.edn或。ngc的網(wǎng)表。綜合和仿真可以用。Ⅴ的源文件,布局布線時需要將.edn的文件放在mlcro search path的目錄或工程目錄中。另外,還會產(chǎn)生.xco的文件,這是產(chǎn)生的∏FO時的配置文件,下次可以在coregen中import這個文件產(chǎn)生一個和這次配置相同的FIFO。

如本節(jié)所示,在coregen中產(chǎn)生FIFO是一個較簡單的操作,推薦能用coregen時盡量使用。手動定制FIFO不屬于本節(jié)的內(nèi)容,在此不講述。

Fifo Generator對話框

圖5 Fifo Generator對話框5

Fifo Generator對話框

圖6 Fifo Generator對話框6



參考文獻:

[1].Throughdatasheethttp://www.dzsc.com/datasheet/Through_1177452.html.
[2].ECOdatasheethttp://www.dzsc.com/datasheet/ECO_2043505.html.
[3].Virtex-5datasheethttp://www.dzsc.com/datasheet/Virtex-5_1706996.html.


來源:ks991次

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來一場聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場可編程門陣列(FPGA)憑借其開發(fā)時間短、成本效益高以及靈活的現(xiàn)場重配置與升級等諸多優(yōu)點,被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera?的Agilex? 3 FPGA C系列開發(fā)套件。此開...

關(guān)鍵字: FPGA 邊緣計算 嵌入式應(yīng)用

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進入體內(nèi),并對體內(nèi)器官或結(jié)構(gòu)進行直接觀察和對疾病進行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

運用單片機和FPGA芯片作為主控制器件 , 單片機接收從PC機上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號和同步的控制信號— 數(shù)據(jù)、時鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機 FPGA LED顯示屏

在異構(gòu)計算系統(tǒng)中,ARM與FPGA的協(xié)同工作已成為高性能計算的關(guān)鍵架構(gòu)。本文基于FSPI(Fast Serial Peripheral Interface)四線模式,在150MHz時鐘頻率下實現(xiàn)10.5MB/s的可靠數(shù)據(jù)...

關(guān)鍵字: ARM FPGA FSPI

在全球FPGA市場被Xilinx(AMD)與Intel壟斷的格局下,國產(chǎn)FPGA廠商高云半導(dǎo)體通過構(gòu)建自主IP核生態(tài)與智能時序約束引擎,走出差異化高端化路徑。本文深入解析高云半導(dǎo)體FPGA工具鏈的兩大核心技術(shù)——全棧IP...

關(guān)鍵字: FPGA 高云半導(dǎo)體

2025年6月12日,由安路科技主辦的2025 FPGA技術(shù)沙龍在南京正式召開,深圳市米爾電子有限公司(簡稱:米爾電子)作為國產(chǎn)FPGA的代表企業(yè)出席此次活動。米爾電子發(fā)表演講,并展出米爾基于安路飛龍派的核心板和解決方案...

關(guān)鍵字: FPGA 核心板 開發(fā)板

高 I/O、低功耗及先進的安全功能,適用于成本敏感型邊緣應(yīng)用

關(guān)鍵字: FPGA I/O 機器視覺

本文討論如何為特定應(yīng)用選擇合適的溫度傳感器。我們將介紹不同類型的溫度傳感器及其優(yōu)缺點。最后,我們將探討遠程和本地檢測技術(shù)的最新進展如何推動科技進步,從而創(chuàng)造出更多更先進的溫度傳感器。

關(guān)鍵字: 溫度傳感器 CPU FPGA
關(guān)閉