www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當(dāng)前位置:首頁 > 工業(yè)控制 > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]在Place & Route布局布線流程中雙擊【View/Edit Routed Design(FPGA Editor)】選項(xiàng),出現(xiàn)圖1所示的界面。在布局布線流程中運(yùn)行底層編輯器與映射(Map)流程中執(zhí)行的結(jié)果是有區(qū)別的,其中包含所有布線的詳細(xì)信息。

在Place & Route布局布線流程中雙擊【View/Edit Routed Design(FPGA Editor)】選項(xiàng),出現(xiàn)圖1所示的界面。在布局布線流程中運(yùn)行底層編輯器與映射(Map)流程中執(zhí)行的結(jié)果是有區(qū)別的,其中包含所有布線的詳細(xì)信息。

FPGA底層編輯器界面圖

圖1 FPGA底層編輯器界面

(1)建立一個(gè)新的設(shè)計(jì)或打開一個(gè)原有設(shè)計(jì),在建立一個(gè)新設(shè)計(jì)之前,需先關(guān)閉已打開的設(shè)計(jì)。

■在菜單欄中選擇【File】→(New】命令建立一個(gè)新的設(shè)計(jì),在【Design File】文本框中輸入demo文件名,選擇器件類型為XC3S500E-4-FG320。物理約束文件保留默認(rèn)路徑和文件名,如圖2所示,單擊【OK】按鈕。

建立一個(gè)新的底層編輯器文件圖


圖2 建立一個(gè)新的底層編輯器文件

■在菜單欄中選擇【File】→【Open】命令打開一個(gè)己有的設(shè)計(jì),輸入.ncd和物理約束.pcf文件。在【Edit Mode】選頊組可以選擇【Read Only】、【No Logic Changes】和【Read Write】單選按鈕。建議選擇【Read Write】單項(xiàng)按鈕,以便修改。單擊【OK】按鈕。
■選擇【Save】或【Save As...】命令,保存設(shè)計(jì)或設(shè)計(jì)宏(.NMC)。

(2)增加或刪除元件、網(wǎng)線、引腳及通道。對(duì)于需要修改已經(jīng)存在的設(shè)計(jì)時(shí),如果不能在【Array】窗口中操作,則選擇【File】→【Main Properties...】命令,選擇【Edit Mode】選項(xiàng)組中【Read Write】的單選按鈕。

■在【Array】窗口中選擇一個(gè)空位,以便增加一個(gè)新的部件。

■選擇【Edit】→【Add】命令,在所選擇空位上的部件將變成有效(空位的顏色發(fā)生變化)。

■將指定的器件引腳增加到網(wǎng)絡(luò)列表中,在【Array】窗口中選擇一個(gè)有效的器件引腳。選擇【List】窗口后,選擇【Edit】→【Add】 :命令,將該引腳添加到列表中。

■刪除部件后,該部件將從列表中消失,而且在該部件上的所有網(wǎng)線將失去布線路由。在【Array】窗口中選擇一個(gè)需要?jiǎng)h除的部件,選擇【 Edit】→【 Cut】命令,刪除部件。

■刪除通道(Path)后,所有該通道上的約束也將去掉。選擇【List】窗口后,指定需要?jiǎng)h除的通道,從右邊的用戶控制欄選擇【Deletel】刪除所選內(nèi)容。

(3)創(chuàng)建和使用宏(Macros)。當(dāng)增加一個(gè)宏時(shí),同時(shí)將該宏和宏的庫(kù)文件例化,并加入到設(shè)計(jì)文件中。在設(shè)計(jì)中可以包含多個(gè)相同的宏,但需有不同的名稱。此外,這些宏只能包含在同一個(gè)系列器件中,如Spartan-3E或Virtex-5系列器件。對(duì)于相同的宏,可以進(jìn)行復(fù)制。

■建立一個(gè)新的宏庫(kù)文件:選擇【File】→【New】選項(xiàng),可建立一個(gè)新的宏。在【Hord Macro File 】文本框中輸入“demo_macro”作為文件名,選擇器件類型為XC3S500E-4-FG320,

如圖3所示,然后單擊【OK】按鈕。

建立一個(gè)宏圖


圖3 建立一個(gè)宏

■增加—個(gè)宏:在【Array】窗口中選擇一個(gè)空位,該空位必須滿足宏的所有條件,宏文件的擴(kuò)展名為.NMC。選擇【Edit 】→【Add Macro...】選項(xiàng),輸入宏的名稱和文件名。

■將一個(gè)外部引腳加入到宏庫(kù)文件中:打開一個(gè)宏文件,選擇【 Edit】→【Add Macro External Pin.】,選項(xiàng),為宏增加一個(gè)引腳。

■在菜單欄中選擇【Edit】→【Swap】選項(xiàng),可以移動(dòng)宏或部件。

(4)布局和布線(Place & Route)。

■ 自動(dòng)放置一個(gè)部件或宏:在【List】窗口中選擇【Unplaced Components】選項(xiàng),顯示未放置的器件。選擇【Tools】→【Place,→【Auto Place】選項(xiàng),將自動(dòng)布局所選擇的器件;如果選擇【Tools】→【 Place 】→【Auto Place All...】選項(xiàng),將自動(dòng)布局所有的器件

■在【List】窗口中選擇【Unplaced Macros】選項(xiàng),顯示未放置的宏。選擇【Tools】→【Place】→【Auto Place】選項(xiàng), 自動(dòng)布局所選擇的宏。

■ 自動(dòng)布線:自動(dòng)布線完成新增的引腳、網(wǎng)線、宏及部件之間的連線。首先在【Array窗口選擇需要布線的目標(biāo),或在【List】窗口中選擇【Unrouted Nets】選項(xiàng)。選擇【Tools】→【Route】→【Auto Route】選項(xiàng),將完成自動(dòng)布線。如果選擇【Tools】→【Route 】 →【 Auto Route All】選項(xiàng),自動(dòng)完成所有的布線。

在自動(dòng)布線時(shí),可以選擇多個(gè)參數(shù),選擇【Tools】→【 Route】→【Auto Route Setup…】選項(xiàng),出現(xiàn)圖4所示的【Auto Route Setup】對(duì)話框。

對(duì)話框圖

圖4 【Auto Route Setup】對(duì)話框

【Auto Route Design】選項(xiàng)組中的選項(xiàng)用于設(shè)計(jì)的自動(dòng)布線,選擇【Tirnespec Driven】單選按鈕,在自動(dòng)布線時(shí)匹配時(shí)序約束。對(duì)超出時(shí)序約束參數(shù)范圍以外的路徑,將不進(jìn)行布線;選擇【Resource Driven】單選按鈕,在自動(dòng)布線時(shí)少用資源,該選項(xiàng)為默認(rèn)值?!続uto RouteSelection】選項(xiàng)組中選擇用于自動(dòng)布線的細(xì)節(jié),如網(wǎng)線、部件及引腳。選擇【Delay Driven】單選按鈕,在自動(dòng)布線時(shí)選擇盡可能快的路徑策略;選擇【 Resource Driven】單選按鈕在自動(dòng)布線選擇最少的資源策略,該選項(xiàng)為默認(rèn)值。
【Allow Pin Swap】復(fù)選框用于為自動(dòng)布線選擇是否允許進(jìn)行引腳交換,以保證更好地利用內(nèi)部的資源。

■手動(dòng)布局:在【List】窗口中選擇未布局的元件【Unplaced Component】選項(xiàng),然后選擇【Tools】一【Place】→(Manual Place】選項(xiàng)進(jìn)行手動(dòng)布局。

■手動(dòng)布線:手動(dòng)布線可以實(shí)現(xiàn)引腳連線、宏連線和通道布線等,選擇連線的源。然后選擇【Tools】→【Route】→【Manual Route】選項(xiàng),完成手動(dòng)布線。

■ 斷開連線:選擇需要?jiǎng)h除連線,選擇【Tools】→【Route】→【Unroute】→【Unroute All】選項(xiàng)刪除所選全部連線。

(5)探點(diǎn)(Probes)、邏輯單元(Components)及引腳(Pins)的使用和編輯。

■在【Array】窗口中雙擊需要編輯的邏輯單元,打開【Block】窗口,如圖2-29所示。單擊位于窗口右邊控制欄中的【editblock】按鈕,可以對(duì)部件內(nèi)部的基本單元(LUT、MUX及flip-flop等)、輸入/輸出標(biāo)準(zhǔn)及出現(xiàn)在窗口中的所有邏輯資源進(jìn)行編輯。如果選擇【Block】窗口中的【F=】圖標(biāo)【Show/Hide Attributes】,將出現(xiàn)函數(shù)方程編輯窗口。可以編輯邏輯函數(shù)表達(dá)式,同樣能夠修改邏輯內(nèi)部并設(shè)置塊存儲(chǔ)器的初始化數(shù)據(jù)。編輯完成后,單擊【Apply】按鈕。在【Block】窗口中通過不同顏色能夠看出內(nèi)部邏輯資源的使用情況。

窗口圖

圖5【Block】窗口

注意:如果需要在底層編輯器中編輯邏輯,布局和布線,需留意編輯模式的設(shè)置 【Read Only】模式的設(shè)置。【Read Only】模式允許修改和保存,包括邏輯的組合、布線及布局;【No Logic Changes】模式允許布局和布線,但不能允許修改邏輯的組合,添加和刪除線,以及重新編輯邏輯單元.



來源:ks991次

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動(dòng)創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來一場(chǎng)聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會(huì)——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來 共建生態(tài)”為主題,匯聚行業(yè)...

關(guān)鍵字: FPGA 核心板 開發(fā)板

在現(xiàn)代電子系統(tǒng)中,現(xiàn)場(chǎng)可編程門陣列(FPGA)憑借其開發(fā)時(shí)間短、成本效益高以及靈活的現(xiàn)場(chǎng)重配置與升級(jí)等諸多優(yōu)點(diǎn),被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車電子到航空航天,F(xiàn)PGA 的身影無處不在。為了充分發(fā)揮...

關(guān)鍵字: 可編程門陣列 FPGA 數(shù)字電源

2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開售Altera?的Agilex? 3 FPGA C系列開發(fā)套件。此開...

關(guān)鍵字: FPGA 邊緣計(jì)算 嵌入式應(yīng)用

內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進(jìn)入體內(nèi),并對(duì)體內(nèi)器官或結(jié)構(gòu)進(jìn)行直接觀察和對(duì)疾病進(jìn)行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機(jī)械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...

關(guān)鍵字: 微創(chuàng) 3D內(nèi)窺鏡 OV6946 FPGA

運(yùn)用單片機(jī)和FPGA芯片作為主控制器件 , 單片機(jī)接收從PC機(jī)上傳過來的顯示內(nèi)容和顯示控制命令 , 通過命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號(hào)和同步的控制信號(hào)— 數(shù)據(jù)、時(shí)鐘、行同步和面同步 。FPGA芯...

關(guān)鍵字: 單片機(jī) FPGA LED顯示屏

在異構(gòu)計(jì)算系統(tǒng)中,ARM與FPGA的協(xié)同工作已成為高性能計(jì)算的關(guān)鍵架構(gòu)。本文基于FSPI(Fast Serial Peripheral Interface)四線模式,在150MHz時(shí)鐘頻率下實(shí)現(xiàn)10.5MB/s的可靠數(shù)據(jù)...

關(guān)鍵字: ARM FPGA FSPI

在全球FPGA市場(chǎng)被Xilinx(AMD)與Intel壟斷的格局下,國(guó)產(chǎn)FPGA廠商高云半導(dǎo)體通過構(gòu)建自主IP核生態(tài)與智能時(shí)序約束引擎,走出差異化高端化路徑。本文深入解析高云半導(dǎo)體FPGA工具鏈的兩大核心技術(shù)——全棧IP...

關(guān)鍵字: FPGA 高云半導(dǎo)體

2025年6月12日,由安路科技主辦的2025 FPGA技術(shù)沙龍?jiān)谀暇┱秸匍_,深圳市米爾電子有限公司(簡(jiǎn)稱:米爾電子)作為國(guó)產(chǎn)FPGA的代表企業(yè)出席此次活動(dòng)。米爾電子發(fā)表演講,并展出米爾基于安路飛龍派的核心板和解決方案...

關(guān)鍵字: FPGA 核心板 開發(fā)板

高 I/O、低功耗及先進(jìn)的安全功能,適用于成本敏感型邊緣應(yīng)用

關(guān)鍵字: FPGA I/O 機(jī)器視覺

在亞馬遜云科技中國(guó)峰會(huì)上,亞馬遜全球副總裁、亞馬遜云科技大中華區(qū)總裁儲(chǔ)瑞松表示,Agentic AI時(shí)代,最令人興奮的將是產(chǎn)品服務(wù)乃至商業(yè)模式的創(chuàng)新,因?yàn)槟芨咝?chuàng)新的企業(yè)將有機(jī)會(huì)大幅度提升客戶和用戶體驗(yàn),革新商業(yè)模式,獲...

關(guān)鍵字: AI 編輯器
關(guān)閉