摘要：根據PC機作上位機和下位機的CPLD串行通信的特點，簡介上位機VB程序的編寫；詳述在EDA軟件MAXPLUSII的環(huán)境下，利用AHDL語言，編寫下位機程序。此設計具有波特率高、傳輸準確等優(yōu)點，并下載到芯片通過硬件試驗驗證。

關鍵詞：串行通信
可編程邏輯器件 VB語言
引言
用CPLD（復雜可編程邏輯器件）設計乃至仿真、驗證、利用ISP（在系統(tǒng)可編程）對硬件調試都非常方便，所以開發(fā)周期很短，且I/O口隨意設定，故用CPLD設計專用芯片是大勢所趨。VB是一種面向對象的高級語言，應用這的通信控件編寫上位機的通信程序十分方便，過程簡單。本文針對CPLD和PC通信的特點，各編寫了上位機和下位機的程序，進行相對高速的串行通信。
1 上位機和下位機通信特點簡介
根據串行通信的協議，發(fā)送串行數據一般是：1個起始位、n個數據位，1個或多個停止位。這樣，發(fā)送起始位以后表明傳輸開始。傳送與接收的雙方設定好同樣的傳輸位數，直到n個數據位送完以后，送停止位。上位機和下位機的電平標準不同，它們通過RS-232電平標準轉換，在兩者之間接入RS-232電平轉換芯片即可。上位機和下位機的傳輸是異步傳輸，這樣就需要有一個參考脈沖代表傳輸速度即波特率。通信雙方取得一樣的通信速度bps，指的是每一秒鐘所傳送的位數。現在儀器和工業(yè)場合，一般9
600 bps是最常見的速度，而現在個人計算機PC所提供的串行速度可
115 200bps（甚至921 600 bps）。因為常用的單片機MCU的軟件是過程語言，以其作為下位機，無法提供這么高的波特率，即使是較低的波特率也可能產生誤差。所以在傳輸距離較近而設備也可提供時，使用最高的傳輸速度也可以。CPLD的軟件是非過程語言，也就是說其邏輯段定義的所有動作是同時進行的而不是串行的，所以完全可以提供這樣的高速下位機UART（Universal
Asynchronous Receiver Transmitter）。

2 上位機VB程序
上位機軟件利用VB6編寫。微軟的VISUAL
BASIC語言有極其友好的界面，深受廣大編程人員的好評。其可視化特點得到了很好的發(fā)揮，其中的MSCOMM控件非常方便編寫軟件，將最低層的部分隱蔽，只要了解自己需要的參數即可順序編寫上位機軟件?，F在簡介該控件的各項參數：
CommPort——指定串行口；
PortOpen——串口是否打開；
InPut——輸入寄存器；
Output——輸出寄存器；
InBufferSize——輸入緩沖區(qū)大小；
OutBufferSize——輸出緩沖區(qū)大小；
InputLen——一次由串行端口讀入字符串長度或字節(jié)個數；
Settings——設備波特率、傳輸數據位、校驗位、停止位；
InputMode——輸入的是數據類型（文字形式或是二進制形式）。
上位機程序要和下位機配合起來。主要須考慮的問題是波特率、輸入輸出數據類型。對于從下位機到上位機輸出數據的情況，可作以下處理（反之類似）：
Settings 115200，n,8,1（波特率115 200bps，校驗位默認，8位數據位，1個停止位）
對于上位機，將輸入的數據以二進制數形式獲取要通過以下的轉換：
Dim data() As Byte
Private Sub Timer1_Timer()
data()=MSComm1.Input
For i=LBound(data)To UBound(data)
Text2.Text=data(i)
Next
End Sub
在串口打開的情況下，利用定時器定時從下位機獲取數據，顯示在窗口中。通過設置VB定時器控件的interval參數來控制讀取時間?？梢?，上位機利用VB編寫程序，十分方便，這是一種成熟的模塊化語言，只要把參數給定，很快可以實現編程。
3 下位機通信程序編寫
MAXPLUSII里有許多常用的宏單元，如計數器、四則運算、各類邏輯門乃至ROM、RAM等；而在這些宏單元里具體的參數都可以由用戶來自行設定，這就是上面提到的IP核形式。由于CPLD數字設計中結構化設計的趨勢，不同層次的IP（intellectual
Property）核將出現。各個IP核可重復利用，大大提高了設計能力和效率，避免了重復勞動。以下設計的是下位機的IP核，它是一個波特率、起始位、停止位均可設定的宏單元。
MAXPLUSII的AHDL（Altera Hard ware
Description Language）是Altera公司開發(fā)的完全集成于MAXPLUSII中的一種模塊化高級語言，特別適合于描述復雜的組合邏輯、組運算、狀態(tài)機和真值表。本文利用AHDL，直接生成IP核。
設計的最終目標是生成如圖1所示的Symbol。其參數可以由用戶設定（如圖1的右上角），選擇先送（收）串行數據最高位或最低位、數據寬度、停止位等。


設計思想是利用狀態(tài)機的3種狀態(tài)send(receive)、wait、idle，系統(tǒng)時鐘為輸入的CLK，在這3種狀態(tài)間變換。而BAUD為CLK分頻后的波特率時間。發(fā)送時，當BAUD上升沿時，輸出1位串行數據。輸出全部結束時，BUSY端出現低電平信號，這時利用LOAD信號可以從D端讀取并入的數據。由于使用的是AHDL，這種狀態(tài)機實現起來非常方便，程序簡潔明了。圖2所示為狀態(tài)機圖。
程序清單如下：
CASE Ss IS --狀態(tài)機
WHEN idle =>
IF Load THEN
Ss=wait;
ELSE
Ss=idle;
END IF;
WHEN wait =>
IF Baud THEN
Ss=send;
ELSE
Ss=wait;
END IF;
WHEN send =>
IF count[]!=0 THEN
Ss=wait;
ELSE
Ss=idle;
END IF;
WHEN OTHERS =>
Ss=idle;
END CASE;
TxD=InShift[WIDTH+1]; --TXD串出
IF Ss!=idle THEN --控制BUSY
Busy=VCC;
END IF;
CASE Ss IS
WHEN idle =>
count[]=WIDTH+STOP_BITS; --等傳送的位數
WHEN send =>
count[ ]=count[ ]-1;
WHEN OTHERS =>
Count[]=count[]；
END CASE；
CASE Ss IS --控制輸入寄存器
WHEN idle =>
IF MSB_FIRST= =“YES”GENERATE
DTMP[]=D[];
ELSE GENERATE
FOR each_bit IN 0 TO WIDTH-1 GENERATE
DTMP[WINDTH-1-each_bit]=D[each_bit];
END GENERATE;
END GENERATE;
InShift[]=(1,0,DTMP[]);
WHEN send =>
InSift[WIDTH+1..1]=InShift[WIDTH..0];
InShift[0]=VCC;
WHEN OTHERS=>
InShift[]=InShift[];
END CASE;
圖3為仿真波形，系統(tǒng)時鐘CLK為6MHz，50分頻后得到周期為868ns的時鐘BAUD，即波特率為115
200 bps。設定為從高位到低位依次傳送：起始位1位，低電平；8位數據位，1個停止位，為高電平。圖3中顯示分別傳送十進制數20、21、22、23（即二進制數00010100
00010101 00010110 00010111）的情況，LOAD信號一直有效。可見，傳送1個數據總共有10位，1個起始位、8個數據位、1個停止位。按照波特率115
200 bps，傳送1個數據需要的時間為86.8μs。這個數度充分體現了CPLD的優(yōu)勢，比單片機MCU串行傳輸要快上10倍以上。如果上位機UART允許，這個速度還可以增大到接近MCU串行傳輸的100倍，即波特率為921
600 bps。
設計完成通過仿真以后，通過編程電磁將生成的pof文件用ISP（在線編程）方式下載到CPLD板EPM7128LC84-6，外接RS-232電平轉換芯片HIN232CP。經過電平轉換，CPLD和PC機接口通信，上位機用VB編寫程序。試驗證明，在高速情況下，通信正常。


來源:零八我的愛0次