NEC公司和NEC電子公司近日推出多層Cu/Low-k互連技術，適于第二代65nm節(jié)點VLSI應用。通過改善互連結構和介質材料，減小有效介電常數，keff，在不影響可靠性的前提下使keff的目標值達到3.0。與常規(guī)結構比較，互連功耗縮減了15%，信號速度提高24%。

Cu/Low-k互連技術特性：

（1）為第二代65nm節(jié)點低功耗VLSI應用開發(fā)出采用雙重鑲嵌（DD）結構的高性能、多層Cu/Low-k互連技術

（2）開發(fā)DD互連結構，引入具有次微毫米孔隙的多孔low-k電介質，通過連接寄生電容，可使互連功耗減少15%。借助薄勢壘金屬的耦合作用，使互連CR產品的性能提升24%

（3）開發(fā)"DD孔隙封焊技術"，使用超薄有機low-k薄膜覆蓋多孔low-k薄膜的所有側面，通路電介質可靠性提升5倍

采用多孔low-k薄膜的高性能DD互連技術要點：

1）蝕刻技術，減少對low-k薄膜等離子體的損壞
2）低熱預算處理，抑制銅互連中的熱應力

采用DD孔隙封焊技術以保證通路電介質的可靠性，用等離子體聚合BCB（p-BCB）薄膜作為孔隙封焊薄膜，線路電阻和通路電阻可分別減少9%和75%。

NEC將致力于開發(fā)這項技術的早期產品，預計在2004年6月15日的夏威夷VLSI技術座談會上公布研發(fā)結果。