測(cè)試平臺(tái)：MACHXO640
可編程語(yǔ)言：Verilog
隨機(jī)測(cè)試：是
波特率：9600
誤碼率：<1%oooooo

目標(biāo)：在xo640上實(shí)現(xiàn)一個(gè)簡(jiǎn)單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲(chǔ)，用FIFO實(shí)現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過(guò)開發(fā)板上的串口經(jīng)CPLD訪問(wèn)各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開發(fā)和調(diào)試。

因?yàn)椴皇菍?shí)現(xiàn)一個(gè)完整的UART，而是其核心功能Tx、Rx，并且是被動(dòng)的。參照網(wǎng)上實(shí)例，一個(gè)叫特權(quán)的blog。網(wǎng)上已經(jīng)很多源代碼，可以借鑒與學(xué)習(xí)。

下面介紹一下重點(diǎn)：
1、Speed波特率及采樣設(shè)置
這里的原理是：根據(jù)實(shí)際的波特率和板卡所使用的晶振頻率，在容許的誤差范圍內(nèi)（串口有一定的容錯(cuò)率）進(jìn)行分頻。這里強(qiáng)調(diào)一點(diǎn)，做法可以分為以下兩類：分頻與不分頻。分頻，就是采用baudrate_clock的整數(shù)倍頻率采樣；不分頻就是直接global_clock/baudrate_clock，取整，以中間采樣點(diǎn)作為串口電平判決點(diǎn)（可以3點(diǎn)采樣）。前者的誤差范圍可能更小，但是軟件分頻受外界影響大。這里直接采用主時(shí)鐘來(lái)采樣，探究UART的FPGA/CPLD實(shí)現(xiàn)。

通過(guò)示波器得出以下結(jié)論:

1、串口發(fā)送起始位為“0”；

2、串口發(fā)送接收位為“1”；

3、數(shù)據(jù)從高→低位發(fā)送；

本機(jī)測(cè)試，結(jié)束位是1位。1位速度稍快，2位更可靠。實(shí)際傳輸是以字節(jié)為單位的，若是8bit數(shù)據(jù)，那么實(shí)際就是1+8+1=10位數(shù)據(jù)。

2、Tx發(fā)送設(shè)計(jì)
下面是接收濾波，同時(shí)可以判斷起始位下降沿：

assign neg_rs232_rx = rs232_rx2 & ~rs232_rx1; //接收到下降沿后neg_rs232_rx置高一個(gè)時(shí)鐘周期

FIFO數(shù)據(jù)寄存是接收的主要功能：接收到的直接存高位，移位向低位移動(dòng)。

begin //接收數(shù)據(jù)處理

if(clk_bps) begin//讀取并保存數(shù)據(jù),接收數(shù)據(jù)為一個(gè)起始位，8bit數(shù)據(jù)，一個(gè)結(jié)束位

rx_data_shift <= 1'b1;

num <= num+1'b1;

if(num<=4'd8) rx_temp_data[7] <= rs232_rx;//鎖存9bit（1bit起始位，8bit數(shù)據(jù)）

end

else if(rx_data_shift) begin //數(shù)據(jù)移位處理

rx_data_shift <= 1'b0;

if(num<=4'd8) rx_temp_data <= rx_temp_data >> 1'b1;

//移位8次，第1bit起始位移除，剩下8bit正好時(shí)接收數(shù)據(jù)

else if(num==4'd10) begin

num <= 4'd0; //接收到STOP位后結(jié)束,num清零

rx_data_r <= rx_temp_data; //把數(shù)據(jù)鎖存到數(shù)據(jù)寄存器rx_data中

end

end

end

3、Rx接收設(shè)計(jì)
發(fā)送主要考慮到的是接收數(shù)據(jù)的提取和發(fā)送，特別注意的是起始位和結(jié)束位的正確賦值。以下是核心代碼：

if(clk_bps) begin

num <= num+1'b1;

case (num)

4'd0: rs232_tx_r <= 1'b0; //發(fā)送起始位

4'd1: rs232_tx_r <= tx_data[0]; //發(fā)送bit0

4'd2: rs232_tx_r <= tx_data[1]; //發(fā)送bit1

4'd3: rs232_tx_r <= tx_data[2]; //發(fā)送bit2

4'd4: rs232_tx_r <= tx_data[3]; //發(fā)送bit3

4'd5: rs232_tx_r <= tx_data[4]; //發(fā)送bit4

4'd6: rs232_tx_r <= tx_data[5]; //發(fā)送bit5

4'd7: rs232_tx_r <= tx_data[6]; //發(fā)送bit6

4'd8: rs232_tx_r <= tx_data[7]; //發(fā)送bit7

4'd9: rs232_tx_r <= 1'b1; //發(fā)送結(jié)束位

default: rs232_tx_r <= 1'b1;

endcase

注：重要的幾個(gè)問(wèn)題需要說(shuō)明一下
1、可以結(jié)合自己的時(shí)鐘頻率修改clk，而bps_para=clk/baud。
2、另外通過(guò)示波器可以發(fā)現(xiàn)，結(jié)束電平為1bit，那么num=12必須都改為10，這樣可以解決不能發(fā)送字符串的問(wèn)題！
3、發(fā)送結(jié)束位必須是1，就是高電平，1bit。