導(dǎo)讀: 在考慮EMI控制時，設(shè)計(jì)工程師及PCB板級設(shè)計(jì)工程師首先應(yīng)該考慮IC芯片的選擇。集成電路的某些特征如封裝類型、偏置電壓和芯片的：工藝技術(shù)(例如CMoS、ECI)等都對電磁干擾有很大的影響。下面將著重探討IC對EMI控制的影響。電磁兼容設(shè)計(jì)通常要運(yùn)用各項(xiàng)控制技術(shù)，一般來說，越接近EMI源，實(shí)現(xiàn)EM控制所需的成本就越小。PCB上的集成電路芯片是EMI最主要的能量來源，因此，如果能夠深入了解集成電路芯片的內(nèi)部特征，可以簡化PCB和系統(tǒng)級設(shè)計(jì)中的EMI控制。在考慮EMI控制時，設(shè)計(jì)工程師及PCB板級設(shè)計(jì)工程師首先應(yīng)該考慮IC芯片的選擇。集成電路的某些特征如封裝類型、偏置電壓和芯片的：工藝技術(shù)(例如CMoS、ECI)等都對電磁干擾有很大的影響。下面將著重探討IC對EMI控制的影響。集成電路EMl來源PCB中集成電路EMI的來源主要有：數(shù)字集成電路從邏輯高到邏輯低之間轉(zhuǎn)換或者從邏輯低到邏輯高之間轉(zhuǎn)換過程中，輸出端產(chǎn)生的方波信號頻率導(dǎo)致的EMl信號電壓和信號電流電場和磁場芯片自身的電容和電感等。集成電路芯片輸出端產(chǎn)生的方波中包含頻率范圍寬廣的正弦諧波分量，這些正弦諧波分量構(gòu)成工程師所關(guān)心的EMI頻率成分。最高EMI頻率也稱為EMI發(fā)射帶寬，它是信號上升時間(而不是信號頻率)的函數(shù)。計(jì)算EMI發(fā)射帶寬的公式為：f=0.35/Tr式中，廠是頻率，單位是GHz;7r是信號上升時間或者下降時間，單位為ns。從上述公式中可以看出，如果電路的開關(guān)頻率為50MHz，而采用的集成電路芯片的上升時間是1ns，那么該電路的最高EMI發(fā)射頻率將達(dá)到350MHz，遠(yuǎn)遠(yuǎn)大于該電路的開關(guān)頻率。而如果匯的—上升時間為5肋Fs，那么該電路的最高EMI發(fā)射頻率將高達(dá)700MHz。電路中的每一個電壓值都對應(yīng)一定的電流，同樣每一個電流都存在對應(yīng)的電壓。當(dāng)IC的輸出在邏輯高到邏輯低或者邏輯低到邏輯高之間變換時，這些信號電壓和信號電流就會產(chǎn)生電場和磁場，而這些電場和磁場的最高頻率就是發(fā)射帶寬。電場和磁場的強(qiáng)度以及對外輻射的百分比，不僅是信號上升時間的函數(shù)，同時也取決于對信號源到負(fù)載點(diǎn)之間信號通道上電容和電感的控制的好壞，因此，信號源位于PCB板的匯內(nèi)部，而負(fù)載位于其他的IC內(nèi)部，這些IC可能在PCB上，也可能不在該P(yáng)CB上。為了有效地控制EMI，不僅需要關(guān)注匯;芭片自身的電容和電感，同樣需要重視PCB上存在的電容和電感。當(dāng)信號電壓與信號回路之間的鍋合不緊密時，電路的電容就會減小，因而對電場的抑制作用就會減弱，從而使EMI增大;電路中的電流也存在同樣的情況，如果電流同返回路徑之間鍋合不;佳，勢必加大回路上的電感，從而增強(qiáng)了磁場，最終導(dǎo)致EMI增加。這充分說明，對電場控制不佳通常也會導(dǎo)致磁場抑制不佳。用來控制中電磁場的措施與用來抑制IC封裝中電磁場的措施大體相似。正如同PCB設(shè)計(jì)的情況，IC封裝設(shè)計(jì)將極大地影響EMI。電路中相當(dāng)一部分電磁輻射是由電源總線中的電壓瞬變造成的。當(dāng)匯的輸出級發(fā)：跳變并驅(qū)動相連的PCB線為邏輯“高”時，匯芯片將從電源中吸納電流，提供輸出級月需的能量。對于IC不斷轉(zhuǎn)換所產(chǎn)生的超高頻電流而言，電源總線姑子PCB上的去輥網(wǎng)絡(luò)止于匯的輸出級。如果輸出級的信號上升時間為1.0ns，那么IC要在1.0ns這么短的時P內(nèi)從電源上吸納足夠的電流來驅(qū)動PCB上的傳輸線。電源總線上電壓的瞬變?nèi)Q于電源j線路徑上的申。感、吸納的電流以及電流的傳輸時間。電壓的瞬變由公式所定義，L是電流傳輸路徑上電感的值;dj表示信號上升時間間隔內(nèi)電流的變化;dz表示d流的傳輸時間(信號的上升時間)的變化。由于IC管腳以及內(nèi)部電路都是電源總線的一部分，而且吸納電流和輸出信號的上于時間也在一定程度上取決于匯的工藝技術(shù)，因此選擇合適的匯就可以在很大程度上控偉上述公式中提到的三個要素。