2 系統(tǒng)組成
    本系統(tǒng)設(shè)計(jì)是以單片機(jī)AT89S52為控制器，以微處理器應(yīng)用技術(shù)和DDS AD9850技術(shù)為核心，通過(guò)微處理器控制AD9850，實(shí)現(xiàn)頻率預(yù)置、控制字的設(shè)置等功能。AD9850實(shí)現(xiàn)信號(hào)發(fā)生器功能，微處理器控制D／A轉(zhuǎn)換器TLC5615，從而控制乘法器AD534，實(shí)現(xiàn)正弦信號(hào)幅值的可調(diào)性。系統(tǒng)硬件電路設(shè)計(jì)由單片機(jī)系統(tǒng)控制電路、正弦信號(hào)發(fā)生器功能電路、幅值調(diào)制電路、濾波電路和功率放大電路等組成。系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

3 功能模塊設(shè)計(jì)
3．1 信號(hào)發(fā)生模塊
    采用ADI公司的DDS器件AD9850，單片機(jī)作為控制器實(shí)現(xiàn)頻率合成與控制。AD9850內(nèi)部集成有1個(gè)32位相位累加器，1個(gè)正弦查詢(xún)表和1個(gè)10位高速數(shù)模轉(zhuǎn)換器，相位累加器是核心。該器件的最高時(shí)鐘參考頻率為125 MHz，最低時(shí)鐘參考頻率為1 MHz。當(dāng)系統(tǒng)時(shí)鐘低于最低時(shí)鐘頻率時(shí)，系統(tǒng)自動(dòng)進(jìn)入休眠模式。AD9850內(nèi)部含有40位數(shù)據(jù)寄存器，其中32位頻率控制字，5位相位控制字，l位電源休眠控制字，2位廠(chǎng)家保留。40位控制字可并行或串行送入。AD9850的輸出頻率fout由輸入?yún)⒖紩r(shí)鐘和32位頻率控制字決定，即fout=△phase×fclk/232。其中△phase是32位頻率控制字，fclk為輸入?yún)⒖紩r(shí)鐘頻率。
    圖2是信號(hào)產(chǎn)生電路，本系統(tǒng)設(shè)計(jì)通過(guò)并行端口控制內(nèi)部寄存器，采用外部12 MHz參考時(shí)鐘輸入。DAC的滿(mǎn)刻度輸出電流為20 mA，當(dāng)IOUTB和IOUT引腳輸出的滿(mǎn)刻度電流為10 mA時(shí)，輸出信號(hào)的無(wú)雜散范圍性能最佳。權(quán)衡后，在IOUTB和IOUT引腳上分別連接一只0．1 kΩ的電阻，這樣AD9850輸出正弦信號(hào)的峰峰值為l V。此時(shí)電路輸出為所需正弦波，但需對(duì)該正弦波進(jìn)行調(diào)整才能滿(mǎn)足實(shí)際設(shè)計(jì)需求。

3．2 幅值調(diào)節(jié)模塊
    由于AD9850輸出的正弦信號(hào)只有固定幅值，無(wú)法滿(mǎn)足幅值可調(diào)。因此利用可編程放大器實(shí)現(xiàn)幅值控制。但這種方法只能實(shí)現(xiàn)倍數(shù)調(diào)節(jié)，而無(wú)法實(shí)現(xiàn)高精度連續(xù)調(diào)節(jié)。本設(shè)計(jì)正弦幅值控制要求必須連續(xù)可調(diào)，要高精度，因此采用D／A轉(zhuǎn)換器TLC5615控制AD534的輸入信號(hào)，實(shí)現(xiàn)幅值連續(xù)調(diào)制。TLC5615是串行10位D／A轉(zhuǎn)換器，最大輸出電壓是基準(zhǔn)電壓值的2倍，具有上電復(fù)位功能，只需3條串行總線(xiàn)就可完成10位數(shù)據(jù)的串行輸入，易于與工業(yè)標(biāo)準(zhǔn)的微處理器或微控制器接口連接，簡(jiǎn)化電路設(shè)計(jì)。TLC5615的輸出函數(shù)VKZ=2×VREFIN×D／210，其中VREFIN為參考電壓，本設(shè)計(jì)VREFIN為2．5 V；D為頻率控制字，根據(jù)需要軟件可編程設(shè)置。微處理器控制TLC5615，實(shí)現(xiàn)10位幅值調(diào)節(jié)，精度達(dá)O．005 V。
    AD534是低漂移的單路放大器，具有較寬的工作頻帶和較小的差錯(cuò)率，輸入信號(hào)為差分(雙端)輸入方式，即只有差分信號(hào)才能進(jìn)入放大器濾除共模信號(hào)。其傳輸函數(shù)VO=(X1—X2)(Yl一Y2)／(10V)+Z2。本系統(tǒng)X2、Y2與Z2全接地，兩路相乘信號(hào)改為單端對(duì)地輸入，線(xiàn)性控制輸出電壓制。其輸出電壓為：VOUT=VDDS×VKZ=2×VREFIN×(D／210)×VDDS。其中VOUT為幅值調(diào)節(jié)模塊輸出，VDDS為AD9850輸出，由于AD9850輸出幅值為l V，因此VOUT是由TLC5615決定實(shí)現(xiàn)幅值可調(diào)。其電路如圖3所示。

3．3 濾波模塊
    AD9850輸出的正弦信號(hào)含有直流分量，而系統(tǒng)設(shè)計(jì)要求無(wú)直流分量輸出，因此需要高通濾波。AD9850內(nèi)部無(wú)低通濾波器，內(nèi)部D／A轉(zhuǎn)換及系統(tǒng)時(shí)鐘等可能產(chǎn)生高頻噪聲，因此DAC輸出的正弦信號(hào)中不可避免的含有高頻噪聲。為了防止高頻干擾使磁場(chǎng)產(chǎn)生紊亂，形成測(cè)量誤差，應(yīng)在信號(hào)輸出端口加入低通濾波抑制高頻干擾，這樣兩者就形成了帶通濾波。在硬件電路測(cè)試時(shí)，直接設(shè)計(jì)的有源帶通濾波器在通頻帶內(nèi)的幅值波動(dòng)較大，一致性差，不能滿(mǎn)足應(yīng)用要求。根據(jù)實(shí)際要求設(shè)計(jì)二階有源壓控電壓源型高通濾波器與一階低通濾波器相串聯(lián)的濾波電路，其中系統(tǒng)的通頻帶范圍為50 Hz～3 kHz，放大倍數(shù)為2，Q值為1。其帶通濾波電路如圖4所示。

4 軟件設(shè)計(jì)
    系統(tǒng)軟件設(shè)計(jì)采用C語(yǔ)言編寫(xiě)，相對(duì)于匯編語(yǔ)言而言，C語(yǔ)言對(duì)機(jī)器底層硬件操作方便，模塊化程度高，可讀性與可移植性好。該軟件設(shè)計(jì)完成信號(hào)發(fā)生器所有功能的管理，由初始化模塊、功能模塊兩大部分組成。初始化模塊用于各個(gè)硬件寄存器、數(shù)據(jù)寄存器、顯示元件的初始化。
    功能模塊是由顯示模塊、鍵盤(pán)輸入模塊和信號(hào)發(fā)生模塊3部分組成，其中鍵盤(pán)模塊主要用于設(shè)置頻率、相位和幅值。系統(tǒng)軟件設(shè)計(jì)流程圖如圖5所示。

5 結(jié)語(yǔ)
    本系統(tǒng)設(shè)計(jì)是以AD9850和TLC5615為核心解決了信號(hào)發(fā)生器幅值可調(diào)問(wèn)題。在交變磁場(chǎng)測(cè)量?jī)x的應(yīng)用中產(chǎn)生較為理想的波形數(shù)據(jù)，且波形平滑，無(wú)明顯毛刺，其幅值調(diào)節(jié)精度可達(dá)0．007 V。目前信號(hào)發(fā)生器具有廣泛的應(yīng)用前景，但在精度方面還需進(jìn)一步改進(jìn)提高。