Stm32時(shí)鐘分析

該分析材料大部分來(lái)自opendev論壇，我所做的只不過(guò)是加上一些自己的分析和整理，由于個(gè)人能力有限，紕漏之處在所難免，歡迎指正。

一、硬件上的連接問(wèn)題

如果使用內(nèi)部RC振蕩器而不使用外部晶振，請(qǐng)按照如下方法處理：

1）對(duì)于100腳或144腳的產(chǎn)品，OSC_IN應(yīng)接地，OSC_OUT應(yīng)懸空。
2）對(duì)于少于100腳的產(chǎn)品，有2種接法：
i）OSC_IN和OSC_OUT分別通過(guò)10K電阻接地。此方法可提高EMC性能。
ii）分別重映射OSC_IN和OSC_OUT至PD0和PD1，再配置PD0和PD1為推挽輸出并輸出'0'。此方法可以減小功耗并(相對(duì)上面i)節(jié)省2個(gè)外部電阻。

對(duì)上圖的分析如下：

重要的時(shí)鐘：
PLLCLK,SYSCLK,HCKL,PCLK1,PCLK2之間的關(guān)系要弄清楚;
1、HSI:高速內(nèi)部時(shí)鐘信號(hào)stm32單片機(jī)內(nèi)帶的時(shí)鐘(8M頻率)精度較差
2、HSE:高速外部時(shí)鐘信號(hào)精度高來(lái)源(1)HSE外部晶體/陶瓷諧振器(晶振) (2)HSE用戶(hù)外部時(shí)鐘
3、LSE:低速外部晶體32.768kHz主要提供一個(gè)精確的時(shí)鐘源一般作為RTC時(shí)鐘使用
在STM32中，有五個(gè)時(shí)鐘源，為HSI、HSE、LSI、LSE、PLL。
①、HSI是高速內(nèi)部時(shí)鐘，RC振蕩器，頻率為8MHz。
②、HSE是高速外部時(shí)鐘，可接石英/陶瓷諧振器，或者接外部時(shí)鐘源，頻率范圍為4MHz~16MHz。
③、LSI是低速內(nèi)部時(shí)鐘，RC振蕩器，頻率為40kHz。
④、LSE是低速外部時(shí)鐘，接頻率為32.768kHz的石英晶體。
⑤、PLL為鎖相環(huán)倍頻輸出，其時(shí)鐘輸入源可選擇為HSI/2、HSE或者HSE/2。倍頻可選擇為2~16倍，但是其輸出頻率最大不得超過(guò)72MHz。
其中40kHz的LSI供獨(dú)立看門(mén)狗IWDG使用，另外它還可以被選擇為實(shí)時(shí)時(shí)鐘RTC的時(shí)鐘源。另外，實(shí)時(shí)時(shí)鐘RTC的時(shí)鐘源還可以選擇LSE，或者是HSE的128分頻。RTC的時(shí)鐘源通過(guò)RTCSEL[1:0]來(lái)選擇。
STM32中有一個(gè)全速功能的USB模塊，其串行接口引擎需要一個(gè)頻率為48MHz的時(shí)鐘源。該時(shí)鐘源只能從PLL輸出端獲取，可以選擇為1.5分頻或者1分頻，也就是，當(dāng)需要使用USB模塊時(shí)，PLL必須使能，并且時(shí)鐘頻率配置為48MHz或72MHz。
另外，STM32還可以選擇一個(gè)時(shí)鐘信號(hào)輸出到MCO腳(PA8)上，可以選擇為PLL輸出的2分頻、HSI、HSE、或者系統(tǒng)時(shí)鐘。
系統(tǒng)時(shí)鐘SYSCLK，它是供STM32中絕大部分部件工作的時(shí)鐘源。系統(tǒng)時(shí)鐘可選擇為PLL輸出、HSI或者HSE。系統(tǒng)時(shí)鐘最大頻率為72MHz，它通過(guò)AHB分頻器分頻后送給各模塊使用，AHB分頻器可選擇1、2、4、8、16、64、128、256、512分頻。其中AHB分頻器輸出的時(shí)鐘送給5大模塊使用：
①、送給AHB總線(xiàn)、內(nèi)核、內(nèi)存和DMA使用的HCLK時(shí)鐘。
②、通過(guò)8分頻后送給Cortex的系統(tǒng)定時(shí)器時(shí)鐘。
③、直接送給Cortex的空閑運(yùn)行時(shí)鐘FCLK。
④、送給APB1分頻器。APB1分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB1外設(shè)使用(PCLK1，最大頻率36MHz)，另一路送給定時(shí)器(Timer)2、3、4倍頻器使用。該倍頻器可選擇1或者2倍頻，時(shí)鐘輸出供定時(shí)器2、3、4使用。
⑤、送給APB2分頻器。APB2分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB2外設(shè)使用(PCLK2，最大頻率72MHz)，另一路送給定時(shí)器(Timer)1倍頻器使用。該倍頻器可選擇1或者2倍頻，時(shí)鐘輸出供定時(shí)器1使用。另外，APB2分頻器還有一路輸出供ADC分頻器使用，分頻后送給ADC模塊使用。ADC分頻器可選擇為2、4、6、8分頻。
在以上的時(shí)鐘輸出中，有很多是帶使能控制的，例如AHB總線(xiàn)時(shí)鐘、內(nèi)核時(shí)鐘、各種APB1外設(shè)、APB2外設(shè)等等。當(dāng)需要使用某模塊時(shí)，記得一定要先使能對(duì)應(yīng)的時(shí)鐘。
需要注意的是定時(shí)器的倍頻器，當(dāng)APB的分頻為1時(shí)，它的倍頻值為1，否則它的倍頻值就為2。
連接在APB1(低速外設(shè))上的設(shè)備有：電源接口、備份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看門(mén)狗、Timer2、Timer3、Timer4。注意USB模塊雖然需要一個(gè)單獨(dú)的48MHz時(shí)鐘信號(hào)，但它應(yīng)該不是供USB模塊工作的時(shí)鐘，而只是提供給串行接口引擎(SIE)使用的時(shí)鐘。USB模塊工作的時(shí)鐘應(yīng)該是由APB1提供的。
連接在APB2(高速外設(shè))上的設(shè)備有：UART1、SPI1、Timer1、ADC1、ADC2、所有普通IO口(PA~PE)、第二功能IO口。
涉及的寄存器：
RCC寄存器結(jié)構(gòu)，RCC_TypeDeff，在文件“stm32f10x_map.h”中定義如下：
typedef struct
{
vu32 CR; //HSI,HSE,CSS,PLL等的使能
vu32 CFGR; //PLL等的時(shí)鐘源選擇以及分頻系數(shù)設(shè)定
vu32 CIR; //清除/使能時(shí)鐘就緒中斷
vu32 APB2RSTR; //APB2線(xiàn)上外設(shè)復(fù)位寄存器
vu32 APB1RSTR; //APB1線(xiàn)上外設(shè)復(fù)位寄存器
vu32 AHBENR; //DMA，SDIO等時(shí)鐘使能
vu32 APB2ENR; //APB2線(xiàn)上外設(shè)時(shí)鐘使能
vu32 APB1ENR; //APB1線(xiàn)上外設(shè)時(shí)鐘使能
vu32 BDCR; //備份域控制寄存器
vu32 CSR;
} RCC_TypeDef;
這些寄存器的具體定義和使用方式參見(jiàn)芯片手冊(cè)，因?yàn)镃語(yǔ)言的開(kāi)發(fā)可以不和他們直接打交道，當(dāng)然如果能夠加以理解和記憶，無(wú)疑是百利而無(wú)一害。
如果外接晶振為8Mhz，最高工作頻率為72Mhz，顯然需要用PLL倍頻9倍，這些設(shè)置都需要在初始化階段完成。為了方便說(shuō)明，以例程的RCC設(shè)置函數(shù)，并用中文注釋的形式加以說(shuō)明：

static void RCC_Config(void)
{

RCC_DeInit();

RCC_HSEConfig(RCC_HSE_ON);

HSEStartUpStatus = RCC_WaitForHSEStartUp();

if (HSEStartUpStatus == SUCCESS)
{

FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);

FLASH_SetLatency(FLASH_Latency_2);

RCC_HCLKConfig(RCC_SYSCLK_Div1);

RCC_PCLK2Config(RCC_HCLK_Div1);

RCC_PCLK1Config(RCC_HCLK_Div2);

RCC_ADCCLKConfig(RCC_PCLK2_Div6);

//上面這句例程中缺失了，但卻很關(guān)鍵

RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9);

RCC_PLLCmd(ENABLE);

while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
{}

RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);

while (RCC_GetSYSCLKSource() != 0x08)
{}
}

//使能外圍接口總線(xiàn)時(shí)鐘，注意各外設(shè)的隸屬情況，不同芯片的分配不同，到時(shí)候查手冊(cè)就可以
RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC, ENABLE);

RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD | RCC_APB2Periph_GPIOE |
RCC_APB2Periph_GPIOF | RCC_APB2Periph_GPIOG |
RCC_APB2Periph_AFIO, ENABLE);
}
由上述程序可以看出系統(tǒng)時(shí)鐘的設(shè)定是比較復(fù)雜的，外設(shè)越多，需要考慮的因素就越多。同時(shí)這種設(shè)定也是有規(guī)律可循的，設(shè)定參數(shù)也是有順序規(guī)范的，這是應(yīng)用中應(yīng)當(dāng)注意的，例如PLL的設(shè)定需要在使能之前，一旦PLL使能后參數(shù)不可更改。
經(jīng)過(guò)此番設(shè)置后，對(duì)于外置8Mhz晶振的情況下，系統(tǒng)時(shí)鐘為72Mhz，高速總線(xiàn)和低速總線(xiàn)2都為72Mhz，低速總線(xiàn)1為36Mhz，ADC時(shí)鐘為12Mhz，USB時(shí)鐘經(jīng)過(guò)1.5分頻設(shè)置就可以實(shí)現(xiàn)48Mhz的數(shù)據(jù)傳輸。
一般性的時(shí)鐘設(shè)置需要先考慮系統(tǒng)時(shí)鐘的來(lái)源，是內(nèi)部RC還是外部晶振還是外部的振蕩器，是否需要PLL。然后考慮內(nèi)部總線(xiàn)和外部總線(xiàn)，最后考慮外設(shè)的時(shí)鐘信號(hào)。遵從先倍頻作為CPU時(shí)鐘，然后在由內(nèi)向外分頻，下級(jí)遷就上級(jí)的原則。

時(shí)鐘控制寄存器（RCC_CR）

31~26

25

24

23~20

19

18

17

16

保留

PLLRDY

PLLON

保留

CSSON

HSEBYP

HSERDY

HSEON

eg:RCC->