在GPS接收機(jī)基帶處理器中，擴(kuò)頻信號(hào)的捕獲及定位的快速、精確和實(shí)時(shí)性的需求成為整個(gè)處理器的核心，不但是影響接收性能指標(biāo)和數(shù)據(jù)解算的重要因素之一，而且指引著基帶處理芯片設(shè)計(jì)的新方向。本文針對(duì)影響基帶處理性能的窄帶干擾和固定捕獲門(mén)限無(wú)法適應(yīng)移動(dòng)信道下信號(hào)的快衰落和動(dòng)態(tài)變化兩個(gè)突出問(wèn)題，基于電路可實(shí)現(xiàn)性和算法處理時(shí)間開(kāi)銷兩方面考慮，提出抑制窄帶干擾自適應(yīng)能量判決門(mén)限的頻域?yàn)V波和雙門(mén)限自適應(yīng)調(diào)整的PN碼捕獲模塊的IP。采用基于ARM7的SoC設(shè)計(jì)，通過(guò)AMBA總線使CPU快速捕獲。最后，結(jié)合ARM公司的Integrator/AP ASIC Development Board實(shí)現(xiàn)整個(gè)SoC基帶處理器的協(xié)調(diào)工作，在加入窄帶干擾信號(hào)的條件下對(duì)測(cè)試點(diǎn)進(jìn)行監(jiān)測(cè)發(fā)現(xiàn)，即使在信噪比大幅度變化的情況下，也可以保證多次捕獲的時(shí)間和失鎖概率在一個(gè)很小的范圍內(nèi)。
1 系統(tǒng)模型
　　窄帶干擾抑制和雙門(mén)限自適應(yīng)調(diào)整PN碼捕獲的系統(tǒng)模型如圖1所示，其中IP設(shè)計(jì)部分為系統(tǒng)的核心，主要由抗窄帶干擾濾波電路、去重疊電路、雙門(mén)限自適應(yīng)碼捕獲電路組成。相應(yīng)的碼偏移調(diào)整電路、窗口濾波電路、FFT和IFFT電路實(shí)現(xiàn)頻域變換，使各頻域分量收斂速度和電路處理更快。下面詳細(xì)分析設(shè)計(jì)中的兩個(gè)核心部分。

2 基帶處理SoC的捕獲IP設(shè)計(jì)
2.1 抗窄帶干擾濾波模塊
　　基于BPSK調(diào)制的直接序列擴(kuò)頻（DSSS）基帶接收系統(tǒng)中主要有時(shí)域處理和頻域處理兩種主要的抗窄帶干擾技術(shù)。在接收信號(hào)中，相對(duì)于寬帶擴(kuò)頻信號(hào)窄帶干擾的帶寬只占很小的頻帶，而且具有較高的功率譜密度，只需對(duì)窄帶干擾嚴(yán)重的部分帶寬限幅并保持其相位即可抑制窄帶干擾的大部分能量。頻域處理各頻域分量具有獨(dú)立收斂性，因此對(duì)窄帶干擾抑制的效果更優(yōu)。
　　因此，基于頻域干擾濾波設(shè)計(jì)的核心是干擾檢測(cè)門(mén)限，根據(jù)接收頻譜特征動(dòng)態(tài)，設(shè)定各個(gè)子帶的能量判決門(mén)限的算法來(lái)實(shí)現(xiàn)電路[1]。對(duì)于窄帶干擾信號(hào)可以通過(guò)多個(gè)正弦波之和來(lái)模擬[2]，因此一個(gè)完整的接收信號(hào)可以表示如下：

右邊第1項(xiàng)為接收的C/A碼調(diào)制信號(hào)，PC/A為信號(hào)的平均功率，C(t)為C/A碼序列，fL1為基帶接收信號(hào)的載頻，θ為載波初始相位；模擬的窄帶干擾信號(hào)為n個(gè)疊加。
　　在圖1中1/e(n)，yp(n)，yl(n)為下變頻信號(hào)和本地碼相關(guān)后的信號(hào)，相關(guān)信號(hào)經(jīng)過(guò)步長(zhǎng)為n的累加積分求和運(yùn)算得到頻域?yàn)V波前的能量值

對(duì)頻域轉(zhuǎn)換后的信號(hào)首先進(jìn)入功率密度運(yùn)算單元處理，提取各子帶的功率密度，并存儲(chǔ)到功率密度矢量FIFO中，記為B0，同時(shí)輸入到能量判決門(mén)限模塊。能量判決門(mén)限單元經(jīng)過(guò)判決器和信道中的窄帶干擾的功率密度對(duì)比模擬，從而得到矢量的自適應(yīng)子帶能量判決門(mén)限，記為AH=k×B0+σ2，對(duì)于n個(gè)子帶也就對(duì)應(yīng)著一個(gè)n維的矢量值。因此對(duì)于每個(gè)子帶來(lái)說(shuō)，根據(jù)各自的功率譜密度，通過(guò)遺忘因子和收斂因子的動(dòng)態(tài)設(shè)定，可以得到不再是固定常數(shù)的能量判決門(mén)限。設(shè)計(jì)原理如圖2所示。

2.2 雙門(mén)限自適應(yīng)調(diào)整門(mén)限模塊
    偽碼的捕獲是以本地?cái)U(kuò)頻序列與所接收信號(hào)的相位誤差在一個(gè)碼片之內(nèi)為標(biāo)準(zhǔn)，然而固定門(mén)限法在低信噪比下判決的虛警概率很高，對(duì)于快變信號(hào)的快衰落和動(dòng)態(tài)變化的捕獲效果不佳，因此使用動(dòng)態(tài)捕獲門(mén)限是必要的。
    在進(jìn)入捕獲模塊之前，信號(hào)經(jīng)過(guò)加窗和干擾抑制濾波器后，在FFT邊緣的有用信號(hào)會(huì)失真并且能量損失較多。因此增加兩路碼片偏移處理,一路延遲1/2碼片長(zhǎng)，一路超前1/2碼片長(zhǎng)，原路即時(shí)傳輸。
    基于雙門(mén)限自適應(yīng)調(diào)整的PN碼捕獲實(shí)現(xiàn)方法，由前后兩個(gè)積分器采用雙重搜索策略組成。每個(gè)積分器對(duì)應(yīng)為一個(gè)緩沖計(jì)數(shù)器，第一組積分器有較短的積分時(shí)間Δt1，第二組積分器具有較長(zhǎng)的積分時(shí)間Δt2。每次搜索判決根據(jù)檢測(cè)門(mén)限H0和同步門(mén)限H1完成，檢測(cè)門(mén)限用來(lái)檢測(cè)信號(hào)是否存在，信噪比較低時(shí)檢測(cè)門(mén)限較大，以有效地降低虛警概率；同步門(mén)限用來(lái)從噪聲中判別信號(hào)的同步。
    從圖3的捕獲點(diǎn)與碼組和碼片時(shí)間間隔關(guān)系圖中可以看出，不同的碼組在不同的時(shí)間點(diǎn)的捕獲點(diǎn)呈線性關(guān)系。第一組比較器完成主要的監(jiān)測(cè)工作，為了提高效率和速度使用了三級(jí)流水設(shè)計(jì)，每級(jí)對(duì)應(yīng)一路通道。經(jīng)下變頻后的信號(hào)r(t)，與本地的進(jìn)行過(guò)三次碼偏移的非相干偽碼運(yùn)算，即超前、即時(shí)、滯后三種碼偏移，來(lái)快速實(shí)現(xiàn)偽碼的捕獲，輸出s(t)。經(jīng)過(guò)第一組積分器后輸出BH1，與信號(hào)檢測(cè)門(mén)限TH1進(jìn)行比較。若BH1

3 IP的驗(yàn)證和性能分析
　　采用ARM公司的Integrator/AP ASIC Development Motherboard作為驗(yàn)證平臺(tái)，濾波和捕獲跟蹤模塊是SoC中的一個(gè)IP，整個(gè)SoC以ARM7處理器為核心，通過(guò)AHB總線實(shí)現(xiàn)多個(gè)內(nèi)部高速I(mǎi)P的互連，主要完成對(duì)接擴(kuò)、下變頻、捕獲和濾波高速I(mǎi)P進(jìn)行通信和解算；應(yīng)用APB總線與外設(shè)進(jìn)行交互，使用橋接器連接到AHB總線上，實(shí)現(xiàn)整個(gè)SoC的協(xié)同驗(yàn)證。
　　GPS_BaseBand Processor的驗(yàn)證平臺(tái)主要由三部分組成：Logic Module、 Core Module、ARM_ASIC Motherboard。其中Logic Module就是實(shí)現(xiàn)濾波和捕獲跟蹤的邏輯模塊，GPS基帶處理器的其他模塊可以通過(guò)加載多塊Logic Module來(lái)搭建整個(gè)設(shè)計(jì)。由于采用ARM公司的新型SoC設(shè)計(jì)開(kāi)發(fā)平臺(tái)，可以將設(shè)計(jì)分割并行設(shè)計(jì)，并且通過(guò)AMBA總線將各個(gè)設(shè)計(jì)整合，因此提高了整個(gè)設(shè)計(jì)的效率。基帶處理器的設(shè)計(jì)和驗(yàn)證開(kāi)發(fā)平臺(tái)如圖5所示。

IP級(jí)驗(yàn)證采用XILINX公司的XC2V4000高速芯片，經(jīng)過(guò)synplify 8.5綜合后，設(shè)計(jì)使用了整個(gè)芯片資源的91%，103個(gè)乘法器和97個(gè)18kB的片上RAM，因此能夠滿足IP驗(yàn)證需求。
　　通過(guò)運(yùn)行AP開(kāi)發(fā)的軟硬件協(xié)同驗(yàn)證環(huán)境，可以顯示當(dāng)前AP系統(tǒng)驗(yàn)證過(guò)程，核心板、邏輯板和基本外圍電路的狀態(tài)信息和驗(yàn)證結(jié)果如圖6。

在加噪輸入點(diǎn)處，給輸入信號(hào)加入高斯白噪聲，在捕獲觀測(cè)點(diǎn)對(duì)信道的系統(tǒng)性能進(jìn)行分析。假設(shè)每個(gè)碼片只采樣一個(gè)點(diǎn)，每個(gè)時(shí)刻都只有一個(gè)門(mén)限值，并且在N個(gè)碼片的累積過(guò)程中載波相位f保持不變的情況下，通過(guò)基帶處理器對(duì)6路下變頻信號(hào)接收和捕獲，在接收中心頻率為1 575.42MHz，接收電平為-137dBm的條件下，觀測(cè)到在對(duì)不同頻帶的窄帶干擾有效濾除同時(shí)，使信號(hào)在快衰減信號(hào)和信噪比突變的條件下捕獲的速度和精度能夠提高36%。
　　本文對(duì)于基帶處理器中捕獲跟蹤時(shí)信號(hào)的檢測(cè)概率的跳變和信號(hào)的粗同步時(shí)間優(yōu)化的相關(guān)算法沒(méi)有更多考慮。下一步工作的重點(diǎn)是在此設(shè)計(jì)驗(yàn)證環(huán)境下針對(duì)GPS 接收算法作進(jìn)一步研究。