摘 要：為了產(chǎn)生性能良好的偽噪聲(PN)序列，提出了一種超混沌偽噪聲比特序列發(fā)生器的設(shè)計與實現(xiàn)方法。設(shè)計中利用一個新的連續(xù)超混沌系統(tǒng)作為PN序列的隨機(jī)信號源，建立了連續(xù)系統(tǒng)的離散和量化數(shù)學(xué)模型，在Simulink平臺上借助于DSP Builder里的模塊構(gòu)建了該離散化模型的電路模型，利用FPGA芯片在實驗中獲得了數(shù)字混沌PN序列。同時對產(chǎn)生的．PN序列進(jìn)行了性能評估，其結(jié)果通過了5個基本測試標(biāo)準(zhǔn)。該技術(shù)可應(yīng)用于混沌通信、信息加密等領(lǐng)域。
關(guān)鍵詞：PN序列；超混沌；FPGA；離散化模型

0 引 言
    隨機(jī)序列可應(yīng)用于擴(kuò)頻通信、信息加密等領(lǐng)域。一種好的隨機(jī)序列可以改善擴(kuò)頻通信和信息加密的性能。隨機(jī)序列由某種裝置或算法產(chǎn)生，其輸出序列應(yīng)是統(tǒng)計獨(dú)立和不可預(yù)測的。
    嚴(yán)格說來，真正的隨機(jī)序列可由物理上的噪聲源產(chǎn)生，如通過檢測半導(dǎo)體的熱噪聲、振蕩器的頻率波動來獲得一種模擬的隨機(jī)信號，這是一種基于硬件的產(chǎn)生隨機(jī)噪聲的不確定過程，因而也是不可預(yù)測的。然而在實際應(yīng)用中，這種非確定性的隨機(jī)序列無法再生，限制了在工程中的應(yīng)用。實際應(yīng)用中，所需的隨機(jī)序列是由確定性的過程產(chǎn)生的偽隨機(jī)序列。為提高序列的隨機(jī)性，偽隨機(jī)序列發(fā)生器需要一個隨機(jī)信號源?；煦缡谴_定性的，但研究表明很難區(qū)分一個信號是來自于非確定性系統(tǒng)還是混沌系統(tǒng)，而混沌對初始條件的高度敏感性導(dǎo)致了混沌信號的長期不可預(yù)測性。因此，利用混沌系統(tǒng)作為偽隨機(jī)序列發(fā)生器的隨機(jī)信號源是一種新的嘗試，并且已引起了國內(nèi)外學(xué)者的廣泛關(guān)注與研究。把混沌序列作為DS一CDMA通信系統(tǒng)的擴(kuò)頻序列已有不少研究，并提出了一些混沌PN序列發(fā)生器的設(shè)計方法。但是，性能良好的PN序列的硬件實現(xiàn)，尤其利用高性能芯片的實現(xiàn)仍是一種挑戰(zhàn)。
    FPGA(Field Programmable Gate Array)因為邏輯密度高，通用性強(qiáng)，隨機(jī)可編程與開發(fā)時間短，成本低，可反復(fù)修改等特性而在現(xiàn)代電子技術(shù)中獲得了廣泛應(yīng)用。近來一些文獻(xiàn)對基于FPGA的PN序列生成進(jìn)行了研究，但大多利用低維離散混沌映射或低維連續(xù)混沌作為隨機(jī)信號源。低維混沌結(jié)構(gòu)簡單，密鑰空間小，其序列性能安全性差。本文將以高維超混沌作為PN序列的隨機(jī)信號源，基于FPGA技術(shù)提出一種PN序列的硬件實現(xiàn)方法，并對序列的統(tǒng)計性能進(jìn)行了分析，滿足五個基本測試標(biāo)準(zhǔn)，從而可提供一種性能良好的：PN序列。

1 超混沌模型及其離散量化算法
    文獻(xiàn)[12]提出了一個新的超混沌系統(tǒng)，其數(shù)學(xué)模型為：

   
其中：a，b，C，d，f，g，k為系統(tǒng)的常數(shù)，可作為PN序列產(chǎn)生的密鑰參數(shù)。仿真和實際實驗表明，當(dāng)a=0．2，b=28／13，C=7，d=15，f=0．1，g=0．18，k=0．18時，該系統(tǒng)存在兩個正的Lyapunov指數(shù)(LE1=0．022 2，LE2=0．003 6，LE3=0，LE4=0．444 8)，出現(xiàn)超混沌現(xiàn)象。其超混沌吸引子的相圖如圖1所示。

    一個微分方程可近似表示為：

    因此可把連續(xù)的超混沌系統(tǒng)（1）表示為離散的迭代方程：

    當(dāng)r足夠小時，離散系統(tǒng)(3)的動力學(xué)特性與連續(xù)系統(tǒng)(1)相同，在此取r=0．000 5。在求解方程(3)時，每個變量迭代值為二進(jìn)制數(shù)。以變量x為例，可表示為：

其中：u+v+1=m，權(quán)bin∈(1，O)，i=1，2，3，…，m。量化的一種方法是選取式(3)中的一個變量，如xn，抽取其小數(shù)部分的某一二進(jìn)制位隨時間變化時的序列作為PN序列。

2 電路模塊的設(shè)計與PN序列的FPGA實現(xiàn)
    電路模塊的設(shè)計基于Altera公司開發(fā)的Quartus Ⅱ6．1和DSP Builder 6．1。該平臺的優(yōu)勢是能夠在Simu—link平臺上直接調(diào)用DSP Builder庫中的各個庫單元完成電路設(shè)計，如延時單元、并行加法器、流水線乘法器、總線單元和放大器等，并便于FPGA硬件實現(xiàn)。在Simu—link環(huán)境中設(shè)計的式(3)的電路模型如圖2所示，并建立相應(yīng)的MDL文件。為驗證電路模型的精度，需進(jìn)行仿真驗證與修改。

    在Simulink中，通過DSP Builder 6．1自帶的Sig—nal Compiler模塊可將已建立的MDL文件轉(zhuǎn)換成VHDL文件和QPF文件。通過對QPF文件進(jìn)行分析、綜合和編譯，把在線編程與配置后的文件下載到FPGA芯片中。
    硬件實驗是在康芯公司的開發(fā)板上實現(xiàn)的(圖3(a))。該開發(fā)板的核心芯片為Altera公司的Cy-clone Ⅱ EP2C35F484C8，系統(tǒng)晶振為20 MHz。芯片輸出的PN序列數(shù)字波形如圖3(b)所示。

4 結(jié) 語
    基于FPGA技術(shù)，提出一種PN比特序列發(fā)生器的設(shè)計與實現(xiàn)方法。該方法以一個連續(xù)的超混沌系統(tǒng)為PN序列的隨機(jī)信號源，其離散模型和量化方法反映了超混沌系統(tǒng)的特性。與離散混沌系統(tǒng)和低維混沌系統(tǒng)相比，連續(xù)超混沌系統(tǒng)具有更復(fù)雜的結(jié)構(gòu)、更多的參數(shù)和初始值，因而具有較大的密鑰空間，使其應(yīng)用于保密時具有更好的安全性。