l SP4T設(shè)計(jì)和仿真
1．1 SP4T的主要技術(shù)指標(biāo)
    SP4T的主要技術(shù)指標(biāo)有插入損耗、隔離度、開關(guān)時(shí)間、VSWR和功率容量。對(duì)于系統(tǒng)，要求SP4T的功率容量大于30 dBm，控制信號(hào)為1 kHz方波，插入損耗小于2 dB，VSWR小于1．5：1。
1．2 PIN結(jié)構(gòu)和等效電路
    PIN管是在重?fù)诫s的P層和N層之間加入一寬度較大的不摻雜本征I區(qū)，真正的本征區(qū)不可能實(shí)現(xiàn)，實(shí)際使用的PIN管I區(qū)多為低摻雜N區(qū)。I區(qū)使二極管級(jí)間電容減小，擊穿電壓提高。較寬的I區(qū)提高了二極管的反向擊穿電壓，使其功率容量增加。但同時(shí)使載流子渡越時(shí)間變長(zhǎng)，阻抗變化緩慢，開關(guān)時(shí)間變長(zhǎng)。I區(qū)面積增加時(shí)，導(dǎo)通電阻減小，導(dǎo)通功率容量加大，結(jié)電容上升，截止頻率下降，限制了系統(tǒng)的工作頻率和帶寬。當(dāng)PIN管正偏時(shí)，對(duì)微波信號(hào)等效為一線性電阻，阻值的大小決定于偏置電流，接近于短路。反偏時(shí)，I區(qū)載流子耗盡，PIN管對(duì)微波信號(hào)等效為一恒定電容。其微波等效電路如圖1所示。

    圖1中：Ri為耗散損失引入的電阻，由于其遠(yuǎn)小于Cj的阻抗，常將其省略；Lp和Cp為引線電感和封裝電容，Lp和cp的存在使電路的高頻特性大大降低，所以頻率較高時(shí)，一般采用管芯直接搭建電路。
1．3 SP4T的電路結(jié)構(gòu)
    基于PIN管的射頻切換開關(guān)有串聯(lián)式、并聯(lián)式和串一并聯(lián)結(jié)合式。設(shè)計(jì)中采用串一并聯(lián)結(jié)構(gòu)以達(dá)到上述指標(biāo)，其基本的電路結(jié)構(gòu)如圖2所示。

    在SP4T中，四個(gè)通道完全一致，圖2中只畫出了第一、第二個(gè)通道。其中：R1，R2為直流偏置電阻，保證IN管工作于適當(dāng)?shù)恼娏?；C1，C3，C5為隔直電容；L2，L3為射頻扼流電感，它們與C2，C3一起構(gòu)成一個(gè)低通網(wǎng)絡(luò)，以阻止射頻信號(hào)進(jìn)入電源；CONl和CON2為開關(guān)選擇控制信號(hào)，輸人為+5 V，-5 V方波信號(hào)。當(dāng)CONl為-5 V，CON2為+5 V時(shí)，D1和D4導(dǎo)通，D2和D3截止，通道一打開，通道二到通道四關(guān)閉。導(dǎo)通時(shí)的PIN管等效為一很小的串聯(lián)電阻Rs，截止的PIN管等效為一電阻Rr和電容Cj的串聯(lián)，所以通道一打開，其余通道關(guān)閉時(shí)的等效電路如圖3所示。

1．4 主要元件選型和電路仿真
    分析電路可得，較小的Rs和Cj是獲得低插入損耗、高隔離度的必要條件，而電路的功率容量決定于PIN管的最大反向電壓和PDM，一般取中的最小值。綜合以上考慮，選取了MA-COM公司的MAP4P789，SC-79封裝。其參數(shù)為Vr=75 V，Cj=O．35 pF，Rs=1．5 Q 10 mA，封裝電感為0．6 nH，封裝電容為0．1 pF。將以上參數(shù)代入電路并用ADS仿真，如圖4，圖5所示。

    由圖4可以看出，閉合通道的插入損耗在860～950 MHz之間小于1 dB，而各斷開通道由于電路對(duì)稱，其隔離度的曲線重合在一起，均大于34 dB。圖5的VSWR曲線隨頻率的升高而增加，主要是由于斷開通道反偏結(jié)電容的影響。對(duì)于直流偏置電路，主要是保證PIN管的正偏工作電流為10 mA，這里取限流電阻值為500 Ω。在控制電壓為5 V的情況下，能保證PIN管的10 mA工作電流。C1，C3，C5為隔直電容，一方面對(duì)860～950 MHz控制信號(hào)的衰減較小，另一方面對(duì)1 kHz控制信號(hào)的衰減較大。為了避免控制信號(hào)進(jìn)入系統(tǒng)其他部分，這里取其電容值為20pF。C1和L1，C2和L2，C4和L3組成三個(gè)低通網(wǎng)絡(luò)，其截止頻率取決于控制信號(hào)的最高頻率。對(duì)于1 kHz的方波信號(hào)，取其上升時(shí)間為o．5μs，則其帶寬為BW=1／[2*tr(10％～90％)]=l／(2×O．5μs)=1 MHz，這里取C1，C2，C4的值為47 pF；L1，L2，L3的值為56 nH。該低通網(wǎng)絡(luò)在阻止高頻進(jìn)入電源的情況下，可以保證控制信號(hào)加到各PIN管。

2 實(shí)測(cè)結(jié)果及誤差分析
    由于系統(tǒng)頻率不太高，考慮成本和生產(chǎn)因素，采用FR-4板材，完成電路并采用Agilent的網(wǎng)絡(luò)分析儀8712ET測(cè)試得其最大插入損耗為1．42 dB，最小隔離度為25 dB。相對(duì)于仿真結(jié)果，實(shí)際測(cè)試值有較大的惡化。主要原因有以下幾點(diǎn)：
    (1)仿真時(shí)采用的模型不精確。由于仿真模型是根據(jù)廠家給出的參數(shù)建立的，寄生電容和寄生電感值是經(jīng)驗(yàn)值，這與實(shí)際值有些差異。
    (2)各支路微帶線之間的耦合。由于各支路的公共接點(diǎn)連接在一起，各微帶線之間距離很近，閉合通道的信號(hào)耦合到臨近的兩個(gè)斷開通道，惡化了系統(tǒng)的插入損耗和隔離度。
    (3)多路開關(guān)的斷開通道較多。其反偏等效電容并聯(lián)在閉合通道上，導(dǎo)致了插入損耗較大，這也是多路開關(guān)路數(shù)不能太多的主要原因。

3 結(jié) 語
    串一并聯(lián)PIN管形式的電路是實(shí)現(xiàn)高速，寬帶，多路微波開關(guān)的最佳方法。通過對(duì)PIN管的仔細(xì)選型，電路的認(rèn)真優(yōu)化，可以進(jìn)一步提高系統(tǒng)的帶寬，減小系統(tǒng)的插入損耗。