摘要：循環(huán)冗余(CRC)是USB協議中重要的錯誤檢測措施。在此分析了USB 3．0數據包的基奉格式以及USB 3．0協議中CRC校驗的特點，針對USB 3．0數據高速傳輸的要求，設計實現并行發(fā)送端CRC產生和接收端CRC校驗電路，功能仿真結果證明了其有效性。
關鍵詞：USB 3．0；CRC校驗；Verilog HDL代碼；仿真結果

    在通用串行總線(USB)的數據傳輸過程中，數據循環(huán)冗余校驗(CRC)是為了保證數據傳輸中數據的正確性而采用的數據保護方法。USB 3．0協議中為了檢測和減少這類錯誤，一方面提供了一系列硬件和軟件措施，以保證數據傳輸的正確性；另一方面在每個包中加入檢測位來發(fā)現這些瞬時的錯誤。協議中對每個包的控制位和數據位提供了循環(huán)冗余校驗，若出現了循環(huán)冗余碼的錯誤，則認為該包已經損壞。
    本文介紹了USB 3．0設備控制器中的協議層在數據收發(fā)時，如何采用并行電路來完成數據包發(fā)送時CRC碼的產生和接收時CRC碼的校驗，并行處理方法與常用的串行處理相比，極大地降低了功耗和電路綜合的難度。

1 USB 3．0中的CRC校驗
    USB 3．0協議規(guī)定了4種類型的包：鏈路管理包(LMP)，傳輸包(TP)，數據包(DP)和同步時間戳包(ITP)。鏈路管理包(LMP)只遍歷直接連接的端口，主要用于管理該連接。傳輸包遍歷主機和設備路徑中的所有鏈路，用來控制數據包流，配置設備和集線器等，傳輸包沒有數據部分。數據包遍歷主機和設備路徑中的所有連接。同步時間戳包是一個多播數據包，由主機發(fā)送到所有激活的連接。
    USB對所有傳輸數據的保護采用了CRC校驗和數據重傳的方式。當通過檢錯碼判斷錯數據包錯誤時，發(fā)送端通過重發(fā)來達到糾錯的目的。  USB 3．0數據包由數據包頭(DPH)和數據包有效載荷(DPP)兩部分組成，DPH類似于一個傳輸包，DPP中有一個32位CRC(CRC-32)，可以確保數據的完整性。數據包以16 B的數據包頭開始(有的包只有包頭沒有數據部分)，包頭含了如何處理該包的信息。一個完整的USB 3．0數據包的格式如圖1所示。

    在數據包頭(DPH)中，有一個長度為2字節(jié)16位的CRC校驗碼對數據包頭的12個字節(jié)信息進行保護。在數據部分(DPP)中，包含最大1 024 B的數據，有一個長度為4 B 32 b的CRC校驗碼對數據部分進行保護。另外，在數據包頭中，有2 B的鏈接控制字(Link Control Word)，其中長度為5位的CRC用來對鏈接控制字中其他的11位信息進行保護，格式如圖2所示。

    在USB 3．0協議中，CRC校驗有以下特點：
    (1)在發(fā)送端，CRC校驗在初始狀態(tài)時將余數寄存器的值置為全1，如果沒有這樣的預設置，就不能正確地保護數據包開始為0的數據位。在接收端，也同樣將移位寄存器預設為全1狀態(tài)，以保證接收到的被除數加上一個相同的常數，如果數據傳輸無誤，則余數產生器應該得到相同的余數。
    (2)采用了3種類型的CRC校驗：5位、16位和32位CRC校驗。5位CRC校驗采用的生成多項式為；G(X)=X5+X2+1，如果準確無誤地接收到數據，接收端的5位余數應該是01100；16位CRC校驗采用的生成多項式為：G(X)=X16+X15+X2+1，接收端的16位余數應該是10000000000001101；32位CRC校驗采用的生成多項式為：G(X)=X26+X23+X22+X16+X12+X11+X10+X8+X7汁X5+X4+X2+X1+1，接收端中的32位余數應該是32’HC704DD 7B。
    (3)發(fā)送端對輸入的數據作除法運算后，將所得到的余數按位取反，取反后的余數放在待發(fā)送數據的高位，組成了新的數據流。接收端CRC校驗采用與CRC產生相同的算法來實現，只是作為輸入數據的是原始的被除數數據和對應的CRC校驗碼組成的新數據流。如果接收端的余數與(2)的要求一致，則說明接收端準確無誤地接收到了數據。

2 并行CRC校驗的設計
    在USB 3．0協議中，數據最高傳輸速率高達5 Gb／s，串行方法無法滿足實時性要求。本文中，CRC校驗采用的是并行設計方法。
    在USB 3．0協議中，數據收發(fā)是以字節(jié)為單位來傳輸的，所以在發(fā)送端和接收端可以通過一個8位移位寄存器將串行數據轉換成字節(jié)表示形式，然后再對數據進行并行的CRC碼產生和校驗。

    以鏈接控制字中的5位CRC為例，發(fā)送端并行CRC產生的設計結構如圖3所示。計數器用于產生標志信號，計數值為8時串并轉換結束。數據暫存寄存器獲取字節(jié)數據，經組合邏輯計算后產生新的校驗寄存器值。并行CRC5的余數多項式表達式如下：

    在接收端，按照和發(fā)送端同樣的電路，對發(fā)送端產生的CRC校驗碼和輸入的數據一并進行CRC校驗，如果接收端成功接收，最后得到的CRC校驗碼為常數(01100)。

3 仿真結果
    發(fā)送端和接收端的并行CRC產生和校驗設計用Verilog HDL實現，用ModelSim工具進行仿真，發(fā)送端并行CRC產生和接收端CRC校驗的仿真波形分別如圖4和圖5所示。在發(fā)送端，每輸入8個數進行一個并行的CRC5計算，crc_d寄存器的值隨發(fā)送的數不斷更新，直到最后產生一個余數，在接收端將該余數和發(fā)送端的數一并進行CRC5校驗，最后CRC得到一個常數值01100。

4 結語
    雖然并行方法在電路規(guī)模上比申行算法大，但是能夠在單位時間內完成更多位數據的校驗，可以有效降低電路的工作頻率，硬件實現也較容易。USB 3．0數據的最高傳輸速率高達5 Gb／s，采用并行CRC校驗設計完成USB 3．0數據傳輸中CRC碼的產生和校驗?？墒垢咚?strong>USB串行接口引擎電路方便地與UTMI接口。