摘要：為了有效提高系統(tǒng)的抗干擾能力，在已有軟擴(kuò)頻的基礎(chǔ)上，提出了一種新的雙軟擴(kuò)頻與π／4DPSK復(fù)合調(diào)制系統(tǒng)，即發(fā)送端數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換后，選取兩組正交碼擴(kuò)頻并與π／4DPSK調(diào)制信號復(fù)合后調(diào)制載波，接收端下變頻后使用比特軟值解調(diào)恢復(fù)出發(fā)送數(shù)據(jù)。并進(jìn)行了系統(tǒng)建模和在AWGN和多徑信道下的誤碼率性能仿真。結(jié)果表明，新系統(tǒng)在BER=10-5時比傳統(tǒng)的硬判決解調(diào)算法性能提高約3 dB，具有較好的抗干擾與抗多徑能力。
關(guān)鍵詞：軟擴(kuò)頻；卷積編碼；差分解調(diào)；比特軟值；多徑

    軟擴(kuò)頻又稱多進(jìn)制正交擴(kuò)頻，是一種高效的擴(kuò)頻調(diào)制方式，它是從直接序列擴(kuò)頻技術(shù)衍生而來的一種新型基帶擴(kuò)頻技術(shù)，與傳統(tǒng)的直接序列擴(kuò)頻技術(shù)相比，它在相同的信息速率和系統(tǒng)帶寬條件下具有更高的擴(kuò)頻增益，能夠有效解決傳輸帶寬和處理增益之間的矛盾。π／4DESK是一種比較適合衰落信道傳輸?shù)恼{(diào)制方式，在移動通信中得到了廣泛使用，其解調(diào)不需要相干載波，因而不存在相位模糊等問題。文獻(xiàn)對雙軟擴(kuò)頻系統(tǒng)進(jìn)行了性能分析，但I(xiàn)、Q兩路采用同一組擴(kuò)頻碼集合，增加了后續(xù)解調(diào)工作的復(fù)雜度，同時受限于硬判決方式，系統(tǒng)性能有進(jìn)一步提升的空間。文獻(xiàn)和文獻(xiàn)給出了雙軟擴(kuò)頻系統(tǒng)的軟信息提取算法，并進(jìn)行了FPGA實現(xiàn)，由于僅使用了軟擴(kuò)頻，與復(fù)合系統(tǒng)相比，解調(diào)端需要更多的相關(guān)器，復(fù)雜度較高。文獻(xiàn)提出了DNOrth-MDPSK的差分解調(diào)算法，從理論上進(jìn)行了分析，但所提算法較復(fù)雜，不方便工程實現(xiàn)。
    針對這一情況，筆者提出了一種新的雙軟擴(kuò)頻與π／4DPSK復(fù)合調(diào)制系統(tǒng)，即將2路軟擴(kuò)頻信號與1路π／4DPSK差分相位調(diào)制信號進(jìn)行復(fù)合后分別經(jīng)I路和Q路同時進(jìn)行傳輸，在接收端使用比特軟值進(jìn)行解調(diào)，對所提系統(tǒng)使用Matlab／Simulink進(jìn)行了建模，并對所建模型在AWGN與多徑信道下進(jìn)行了誤碼率性能仿真。

1 雙軟擴(kuò)頻與π／DPSK調(diào)制結(jié)構(gòu)
    雙軟擴(kuò)頻與π／4DPsK調(diào)制結(jié)構(gòu)如圖1所示，數(shù)據(jù)經(jīng)串并轉(zhuǎn)換分為3路，2路1bM bit數(shù)據(jù)進(jìn)行軟擴(kuò)頻，分別從2個維的正交擴(kuò)頻碼集合WI和WO中各選擇一個正交序列，1路2 bit數(shù)據(jù)進(jìn)行π／4DPSK調(diào)制。

    設(shè)在第n個符號周期內(nèi)兩支路發(fā)送的擴(kuò)頻碼序列分別為，第n個符號與第n-1個符號的相位差為△θ，則發(fā)送信號的等效低通表達(dá)式為：
   
    式中：TS為符號周期；(n-1)Ts≤t≤nTs。相位差△θ根據(jù)π／4DPSK調(diào)制，由表1決定。

    對基帶信號上變頻，載波exp(jωct)，則發(fā)射信號表達(dá)式為：
   

2 雙軟擴(kuò)頻與π／4DPSK解擴(kuò)解調(diào)軟值
    接收信號為：

    雙軟擴(kuò)頻解擴(kuò)軟值是利用當(dāng)前兩正交支路的所有相關(guān)值，根據(jù)最大似然準(zhǔn)則，進(jìn)行聯(lián)合兩支路解擴(kuò)獲得比特軟值。I、Q兩支路第kbit數(shù)據(jù)的軟值為：
   
   
    式中消除了載波殘留項。
    π／4DPSK解調(diào)軟值是利用解擴(kuò)的中間結(jié)果，根據(jù)最大后驗概率準(zhǔn)則，進(jìn)行差分相位解調(diào)獲得比特軟值。第kbit數(shù)據(jù)的軟值為：

    根據(jù)上述公式做出雙軟擴(kuò)頻與π／4DPSK復(fù)合調(diào)制系統(tǒng)的解擴(kuò)解調(diào)框圖，如圖2所示。

3 系統(tǒng)建模與仿真驗證
    為驗證與評估新系統(tǒng)，在前面分析的基礎(chǔ)上，使用Matlab／Simulink仿真工具，在AWGN和多徑信道下對上述算法進(jìn)行了系統(tǒng)建模與仿真。
    所建模型選擇如下參數(shù)：軟擴(kuò)頻所用進(jìn)制M=8，串并轉(zhuǎn)換為3路，2路3 bit進(jìn)行軟擴(kuò)頻，1路2 bit進(jìn)行π／4DPSK調(diào)制；信道編碼采用(4，3，7)卷積編碼，譯碼采用Viterbi軟譯碼；I、Q兩支路維正交擴(kuò)頻碼集合采用長度為32的M序列移位實現(xiàn)；AWGN信道，多徑模型為兩徑，反射系數(shù)0．8，最大多徑延遲3 bit；解調(diào)端載波相位偏移π／3。
    在Simulink建模過程中，使用Simulink的基本工具箱(Simulink)、通信工具箱(Communications Blockset)、信號處理工具箱(Signal Processing Blockset)等3個工具箱，為方便根據(jù)所建系統(tǒng)模型進(jìn)行工程實現(xiàn)，模型中主要采用基本的邏輯模塊，如Buffer、Unbuffer、Demux、LookupNDDirect、Unit Delay、MinMax、Sum等，建立邏輯級模型，可直接映射為FPGA代碼。根據(jù)圖1、圖2所示框圖，系統(tǒng)模型主要由卷積編碼、串并轉(zhuǎn)換、π／4DPSK調(diào)制、軟擴(kuò)頻調(diào)制、多徑和AWGN信道、相關(guān)值運算、Viterbi譯碼等模塊組成，調(diào)制端模型如圖3所示，解擴(kuò)解調(diào)端模型如圖4所示。

    對所建系統(tǒng)模型，在AWGN與多徑信道下進(jìn)行了誤碼率性能仿真，并與傳統(tǒng)的硬判決解調(diào)算法進(jìn)行比較，得到性能曲線如圖5所示?？梢钥闯觯瑢τ诒忍剀浿到庹{(diào)算法，當(dāng)Eb／No=10dB時，BER=10-5，比傳統(tǒng)的硬判決解調(diào)算法約好3dB。

4 結(jié)論
    本文提出了一種新的雙軟擴(kuò)頻與π／4DPSK復(fù)合調(diào)制系統(tǒng)，給出了系統(tǒng)結(jié)構(gòu)，并進(jìn)行了系統(tǒng)建模。對該系統(tǒng)模型在AWGN與多徑信道下進(jìn)行了誤碼率性能仿真，仿真結(jié)果表明，采用比特軟值解調(diào)算法比傳統(tǒng)的硬判決解調(diào)算法，在BER=10-5時誤碼率性能約好3 dB，表現(xiàn)出了較好的抗干擾與抗多徑能力，對于軟擴(kuò)頻技術(shù)在工程中的應(yīng)用具有一定的指導(dǎo)意義。