摘要 在基于PCI接口波特率連續(xù)可調(diào)的串口通信技術(shù)中，串口通信模塊作為整個PCI接口功能的本地模塊，是實現(xiàn)PCI接口模塊與外部串口信息的溝通。文中介紹了波特率連續(xù)可調(diào)技術(shù)的實現(xiàn)原理和方法，并基于PCI接口和FPGA技術(shù)完成通信模塊的實現(xiàn)與測試驗證。其具有設(shè)計的靈活性和應(yīng)用的廣泛性。
關(guān)鍵詞 PCI接口；串口通信；波特率連續(xù)可調(diào)；DDS；FPGA

    基于PCI總線的串口通信技術(shù)，在工業(yè)領(lǐng)域中有著重要的應(yīng)用。而目前市場上基于PCI總線的串口通信卡，雖然可以實現(xiàn)多串口收發(fā)且波特率可調(diào)，但可調(diào)的波特率只是幾個點，不能實現(xiàn)連續(xù)可調(diào)。但在一些軍事通信中，經(jīng)常會需要波特率連續(xù)可調(diào)，以滿足軍事通信中對波特率的特殊要求。文中基于這個要求，采用硬件描述語言，實現(xiàn)這一功能要求在FPGA上的研究、開發(fā)、測試與驗證。

1 波特率連續(xù)可調(diào)的串口通信
1．1 串口通信中的波特率技術(shù)
    在數(shù)據(jù)通信中，波特率等于每秒鐘傳輸?shù)臄?shù)據(jù)位數(shù)。在串行通訊中，收發(fā)雙方基于同一波特率實現(xiàn)數(shù)據(jù)的發(fā)送與接收。波特率即為發(fā)送或接收信號的頻率。
1．2 波特率連續(xù)可調(diào)的DDS方法
1．2．1 設(shè)計要求
    例如RS232標(biāo)準(zhǔn)中串行通信波特率的一般要求范圍是300～115 200 bit·s-1。而傳統(tǒng)的串行通信卡支持波特率可調(diào)只是在某幾點可調(diào)。文中研究的目標(biāo)是波特率連續(xù)可調(diào)，例如要求波特率在300～115 200 bit·s-1之間可以實現(xiàn)步進為1 bit·s-1甚至0．1 bit·s-1的調(diào)節(jié)。
    改變波特率即改變信號發(fā)送或信號接收時鐘的頻率，可以采用對基準(zhǔn)時鐘進行數(shù)據(jù)分頻的方法，但達不到調(diào)節(jié)的連續(xù)性。文中采用改進的DDS方法，實現(xiàn)對發(fā)送時鐘fclk步進為1 bit·s-1的調(diào)節(jié)。
1．2．2 DDS原理介紹
    直接數(shù)字頻率合成DDS(Direct Digital Synthesis)是種把一系列數(shù)字信號通過D／A轉(zhuǎn)換器轉(zhuǎn)換為模擬信號的合成技術(shù)。傳統(tǒng)DDS的核心結(jié)構(gòu)如圖1所示。

    輸出頻率可由式(1)確定。
   
    其中，fclk是時鐘頻率；FCW是頻率控制字；L為相位累加字的字長。
1．2．3 產(chǎn)生頻率連續(xù)可調(diào)的時鐘信號
    在傳統(tǒng)的DDS技術(shù)中，頻率最小步進值的尾數(shù)不是零，給后續(xù)的頻率合成造成不便，所以采用改進的DDS技術(shù)，循環(huán)相位累加器設(shè)定一個可調(diào)的最大值作為溢出值，最大值溢出后，以余值而不是以零作為下一次累加的起始值。結(jié)構(gòu)框圖如圖2所示。

    改進后的DDS輸出頻率可由式(3)確定
   
    最小頻率精度可由式(4)確定
   
    其中，Mode為循環(huán)相位累加器的最大值，即模值，可以預(yù)先設(shè)定。N為一個周期所包含的采樣點數(shù)。Mode，N的取值要綜合考慮fclk和FCW的值，以獲得一個隨FCW線性變化的fclk即實現(xiàn)了fclk隨FCW變化而變化的連續(xù)可調(diào)。
1．2．4 采用的DDS技術(shù)
    針對RS232標(biāo)準(zhǔn)中串行通信中波特率的一般要求范圍300～115 200 bit·s-1，采用改進的DDS技術(shù)，基于FPGA，設(shè)計如圖3所示的DDS模塊。

    其中的循環(huán)相位累加器模塊DDS_adder模塊，相位寄存器模塊DDS_addr_gen是基于硬件描述語言設(shè)計的模塊，ROM模塊DDS_ROM是基于FPGA的宏模塊。
    在本設(shè)計中實現(xiàn)發(fā)送時鐘fclk在300～115 200 bit·s-1范圍內(nèi)步進為0．1 bit·s-1的調(diào)節(jié)。其中，Mode取7 812 500，N取4，fclk為外部晶振提供的頻率為50 MHz時鐘。
    因此，有△F=1．6 FCW。其中，F(xiàn)CW為應(yīng)用程序所傳送的實際控制頻率的10倍，根據(jù)UART協(xié)議，發(fā)送時鐘的頻率至少是串口通信波特率的16倍。所以，以上的參數(shù)設(shè)置即實現(xiàn)了步進為0．1 bit·s-1的連續(xù)可調(diào)的波特率設(shè)置。
1．2．5 連續(xù)可調(diào)信號的驗證
    文中DDS技術(shù)是基于FPGA實現(xiàn)的。根據(jù)不同的頻率控制字fword輸入，經(jīng)過幾個過渡時鐘后，DDS模塊即可以穩(wěn)定產(chǎn)生隨頻率變化的時鐘信號fclk。

    在圖4的仿真中，所仿真的頻率點是115 200 Hz，9 600 Hz，1 200 Hz,，對應(yīng)的fword為0x00119400，0x00017700，0x00002EE0。

2 任意波特率串口通信模塊
2．1 串口通信模塊的框架
    PCI接口模塊向通信模塊傳送頻率控制字，發(fā)送的數(shù)據(jù)，發(fā)送命令和接受命令。從通信模塊獲取中斷信號，接收的數(shù)據(jù)。頻率控制字fword經(jīng)過DDS模塊，產(chǎn)生COM模塊所需的發(fā)送時鐘頻率，COM模塊接收數(shù)據(jù)或發(fā)送數(shù)據(jù)受控于PCI接口模塊，實現(xiàn)與外部串口的數(shù)據(jù)溝通，總體框架如圖5所示。

2．2 串口通信模塊
    串口通信模塊COM要實現(xiàn)數(shù)據(jù)的接收和發(fā)送雙向工作，接收和發(fā)送均采用FIFO的方式，發(fā)送FIFO滿，即自動向外部端口發(fā)送數(shù)據(jù)，接收FIFO半滿即自動將FIFO中的數(shù)據(jù)向上傳輸。采用FIFO結(jié)構(gòu)，而不采用RAM，可以免去復(fù)雜的地址問題。
    COM模塊的設(shè)計框架如圖6所示。包括：rcvFIFO實現(xiàn)從串口接收數(shù)據(jù)的和用于Rcv模塊。txmitFIFO實現(xiàn)向串口發(fā)送數(shù)據(jù)的和用于Tmit模塊。

    從PCI接口傳送過來的數(shù)據(jù)是32位的，經(jīng)過txmitFIFO，32位數(shù)據(jù)分4次傳送到Txmit模塊。
2．3 設(shè)計方案的驗證
2．3．1 COM中各個模塊的功能驗證
    要保證COM模塊可以實現(xiàn)數(shù)據(jù)的發(fā)送與接收，其中的各模塊必須實現(xiàn)各自的功能，再將各模塊連接起來。
    例如其中Rcv模塊實現(xiàn)串口數(shù)據(jù)的接收，接收數(shù)據(jù)的頻率由DDS接口產(chǎn)生的時鐘信號fclk控制。接收的數(shù)據(jù)發(fā)送到revFIFO中。Rcv模塊接受數(shù)據(jù)的仿真波形如圖7所示，串口接收的數(shù)據(jù)是1，0，1，0，1，0，1，0，發(fā)出的數(shù)據(jù)是10101010。

2．3．2 COM模塊功能的驗證
    各模塊的功能驗證通過后，再將各個模塊連接起來，完成COM模塊的設(shè)計，圖8所示為COM模塊發(fā)送端口的波形圖。頻率控制字是0x00119 400，DDS模塊產(chǎn)生發(fā)送時鐘fclk，Serial_port輸出即為輸出串口。

3 應(yīng)用前景
    文中研究的波特率連續(xù)可調(diào)的串口通信模塊是基于PCI接口的，其在工業(yè)控制中有著廣泛應(yīng)用。實現(xiàn)頻率連續(xù)可調(diào)可以滿足很多特殊需求。PCI接口的設(shè)計和通信模塊的設(shè)計可以同時基于FPGA，實現(xiàn)設(shè)計的靈活性。設(shè)計方案中只實現(xiàn)了一收一發(fā)的功能，基于本設(shè)計可以擴展成多串口的波特率連續(xù)可調(diào)的通信卡。