1  背景

IP化是未來網絡業(yè)務的發(fā)展趨勢，而以太網以其優(yōu)越的性價比、廣泛的應用及產品支持，成為以IP為基礎的承載網的主要發(fā)展方向。在部署電信級以太網時，如何解決時鐘同步問題是一個要考慮的方面。對分組網絡的同步需求有兩個方面：一是，分組網絡可以承載TDM業(yè)務，并提供TDM業(yè)務時鐘恢復的機制，使得TDM業(yè)務在穿越分組網絡后仍滿足一定的性能指標；二是，分組網絡可以像TDM網絡一樣，提供高精度的網絡參考時鐘，以滿足網絡節(jié)點或終端的同步需求。

　　同步以太網（SyncE）就是最新的標準解決方法。在SyncE中，以太網采用與SONET（同步光纖網絡）/SDH（同步數字系列）相同的方式，通過高品質、可跟蹤一級基準時鐘信號同步其位時鐘。2006年，國際電信聯(lián)盟在其G.8261中描述了SyncE概念。2007年，在G.8262中對SyncE的性能要求進行了標準化，規(guī)定了同步以太網網絡設備中使用的時鐘的最低性能要求。IEEE在2002年發(fā)布了IEEE 1588標準，該標準定義了一種精確時間同步協(xié)議(PTP)，2005年又制定了新版本的IEEE 1588，即IEEE 1588v2。

　　2  相關標準與協(xié)議

　　2.1  IEEE 1588

　　IEEE 1588通過硬件和軟件配合獲得更精確的定時同步；在傳輸時間時鐘信號時無需額外的時鐘線，仍然使用原來以太網的數據線傳送時鐘信號，既簡化了組網連接，又降低了成本。

　　IEEE 1588在技術規(guī)范中特別定義了一套基于消息的同步協(xié)議，通過周期性地發(fā)布帶有時間戳的信息包，可以使各個測控節(jié)點的時鐘得到校正，從而實現整個系統(tǒng)的同步運行。其實現原理如圖1所示。

　　圖1  時鐘誤差校正原理

　　首先，主時鐘節(jié)點周期性(一般為2 s)地向整個系統(tǒng)發(fā)送同步包(Sync)，接著將同步包時間戳打包再發(fā)送同步跟隨包(Follow Up)。當各從時鐘節(jié)點收到主時鐘節(jié)點發(fā)來的同步包和同步跟隨包后，依據各自時間戳、接收同步包時間戳和解析同步跟隨包的時間戳，計算主從時鐘差值；并用這個差值調整自身時鐘，直到與主時鐘同步為止。

　　分布式測控系統(tǒng)中，每個測控設備在網絡中所處位置、布線方式、布線長度以及目前網絡技術中的固有問題，也將造成測控數據在傳輸過程中的不同延遲。為了有效消除網絡延遲對分布式系統(tǒng)實時性的影響，IEEE 1588也定義了2個信息包，校正原理如圖2所示。

　　圖2  網絡延遲校正原理

　　從時鐘節(jié)點可以不定期(一般為4～60 s)地向主時鐘節(jié)點發(fā)送延遲請求包(Delay Request)，主時鐘節(jié)點收到延遲請求包后，立即將接收時間戳打包并返回延遲應答包。當從時鐘節(jié)點收到延遲應答包后，依據自身發(fā)送延遲請求包時間戳和解析延遲應答包時間戳計算網絡延遲時間，并用這個差值調整自身時鐘，直到與主時鐘同步?；谝陨戏椒?，可以有效消除主從時鐘差異和測控數據在網絡中的傳輸延遲，從而實現分布式網絡化測控系統(tǒng)的時鐘同步。

　　2.2  基準時鐘信號的分配方式

　　G．8261定義了分組網中的定時同步網元，規(guī)定了網絡中所容許的最大抖動和漂移值，以及分組網邊界與TDM接口時需要達到的抖動和漂移容限的最小值；概述了網元實現同步功能的最小要求；提出了兩種基準時鐘信號的分配方式——網絡同步方式（同步以太網）和基于分組方式，解決了分組*別是以太網的同步問題。特別指出的是，兩種分配方式各有優(yōu)點，其混合應用將構建既能實現頻率同步，又能實現時間同步的下一代同步網。

　?。?） 網絡同步方式（同步以太網）

　　與現在的SONET/SDH鏈路一樣，同步以太網通過OSI七層協(xié)議的第一層（即物理層）實現網絡同步。同步以太網方式又稱“PRC分配方式”（如GPS）或用同步物理層的主從方式。它支持基于網絡同步線路碼方式的時鐘分配，已廣泛地運用到同步TMD網中。

　　其特點是：使用以太網物理層；僅能分配同步頻率，不能分配同步時間；不會因網絡高層產生損傷而受到影響，同步質量好，可靠性高。

　?。?） 基于分組方式

　　該方式是指定時信息由分組承載，發(fā)送專門的時間戳消息，雙向傳送定時信息的方法可能是NTP或類似的協(xié)議。值得注意的是，雙向協(xié)議還能傳送時間信息。

　　其特點是：與物理層無關；能分配同步頻率和同步時間；會因電信網的損傷而受到影響，如分組延時抖動。
　3  應用實例

　　3.1  Si5315芯片

　　在實際應用中，采用Silicon Labs公司生產的Si5315芯片。該芯片為一款抖動衰減時鐘倍頻芯片，采用8 kHz～*.53 MHz的雙時鐘輸入，并且產生2個獨立的倍頻時鐘。在同步方面，主要采用Silicon Labs的第三代DSPLL技術，能夠產生任意比率的頻率合成以及在高速率下的去抖動。除支持SONET/SDH和以太網時鐘外，Si5315還可支持10G線路編碼率的同步以太網時鐘倍頻芯片。

　　具體應用實例如圖3所示。本地時鐘輸入62.5 MHz作為芯片的一路輸入，經過Si5315倍頻后輸出端口一路為125 MHz。將其信號引入以太網設備的CDR模塊（數據時鐘恢復模塊）作為參考時鐘。當數據進入CDR后恢復出一個接近62.5 MHz的時鐘，再次輸入Si5315，經過DPLL鎖相達到芯片認為符合要求的時鐘后，本地時鐘的輸入被屏蔽。當網絡中所有的設備都完成此項操作后，整個網絡的時鐘同步完成。在具體的應用中前級的數據時鐘往往抖動十分嚴重，經過Si5315芯片處理后，時鐘能恢復得很好，并且所有設備的時鐘都保持了一致性。

　　圖3  Si5315同步芯片應用實例

　　3.2  DP83640芯片

　　IEEE 1588的精密時鐘協(xié)議（PTP）能夠實現高精度的以太網時間同步，但是如果需要達到ns級的時鐘同步性能，僅僅通過軟件是很難實現的。因為在線路上接收PTP包之后，對它們進行處理的每一種器件都會增加同步誤差。DP83640通過在物理層以硬件加軟件的方式使得ns級的時鐘同步成為可能。

　　DP83640是一款基于IEEE 1588標準的時鐘同步芯片，采用硬件和軟件結合的方式提供最高的精確度實時工業(yè)的時鐘同步，可確保分布式上各節(jié)點能按照主機時鐘的時間同步定時，并確保各節(jié)點之間的時間偏差不會超過8 ns。一旦線路上有PTP包，即被DP83640的精密PHYTER所讀取。

　　DP83640具有幾個內部時鐘，包括本地參考時鐘、1個以太網接收時鐘和1個PTP時鐘信號源；同時，還包括1個內部的PTP數字計數器，以及可以控制數字計數器和PTP時鐘速率（頻率）的邏輯。

　　在同步以太網交換機的方案中，通過替換以太網層并增加IEEE 1588 PTP軟件實現。如圖4所示，CPU、交換芯片和DP83640通過MII口連接起來組成一個系統(tǒng)。交換機成為以太網中同步的一個器件，使得交換機所形成的以太網及該網絡下所掛的器件都滿足IEEE 1588協(xié)議，最終形成同步以太網。

　　圖4  基于DP83640的同步以太網交換機應用框圖

　　結語

　　從目前的原型實驗和應用來看，IEEE 1588中標準化的精確時間協(xié)議可以達到亞微秒級的同步精度，并且有可能達到更高的精度。IEEE 1588為基于多播技術的標準以太網的實時應用提供了有效的解決方案，但同時也存在一些尚待進一步研究的問題，如主時鐘的容錯性能、振蕩器的穩(wěn)定性對時鐘的影響等。相信今后該標準會更加完善，也會有更多的具體應用可以參考。