摘　要:小目標(biāo)檢測(cè)與硬件實(shí)現(xiàn)技術(shù)是決定精確制導(dǎo)武器性能的關(guān)鍵技術(shù)之一,其難點(diǎn)在于如何解決運(yùn)算量大、實(shí)時(shí)性要求高與系統(tǒng)小型化要求之間的矛盾。選取了動(dòng)態(tài)規(guī)劃小目標(biāo)檢測(cè)算法,分析了其算法特點(diǎn)與資源需求,在此基礎(chǔ)上提出并實(shí)現(xiàn)了基于嵌入式PowerPC處理器硬核的SOPC解決方案。系統(tǒng)的調(diào)試結(jié)果證明,這一設(shè)計(jì)方案能夠?qū)崟r(shí)完成小目標(biāo)檢測(cè)的任務(wù)。

　　1　引　言

　　小目標(biāo)檢測(cè)系統(tǒng)的任務(wù)是根據(jù)探測(cè)器獲取的圖像序列實(shí)時(shí)地把小目標(biāo)從噪聲中檢測(cè)出來(lái),它的實(shí)現(xiàn)是目標(biāo)識(shí)別跟蹤的前提和基礎(chǔ)。小目標(biāo)檢測(cè)需要對(duì)探測(cè)到的圖像進(jìn)行實(shí)時(shí)處理,運(yùn)算量巨大。另外,特殊的應(yīng)用環(huán)境又對(duì)小目標(biāo)檢測(cè)系統(tǒng)在低功耗、輕小型化等方面提出了更高的要求。因此,完成小目標(biāo)檢測(cè)任務(wù)不僅需要尋求合理的小目標(biāo)檢測(cè)算法,在實(shí)現(xiàn)時(shí)還需要考慮處理性能和體積功耗。

　　2　DPA算法簡(jiǎn)介

　　探測(cè)器與目標(biāo)較遠(yuǎn)時(shí),目標(biāo)在紅外圖像上的成像面積很小,一般不超過(guò)探測(cè)器像元的大小,因此表現(xiàn)為小目標(biāo),而且圖像信噪比很低。低信噪比條件下的小目標(biāo)檢測(cè),首先要解決的是目標(biāo)能量積累的問(wèn)題?；趧?dòng)態(tài)規(guī)劃的能量累加算法(DPA算法)可以對(duì)小目標(biāo)進(jìn)行有效的能量積累。如圖1所示,DPA算法主要包括三個(gè)部分: ①基于動(dòng)態(tài)規(guī)劃的小目標(biāo)能量累加; ②門限分割; ③基于軌跡關(guān)聯(lián)與置信度檢驗(yàn)的目標(biāo)軌跡處理,下面對(duì)這三部分進(jìn)行簡(jiǎn)單介紹。

圖1　小目標(biāo)檢測(cè)算法結(jié)構(gòu)圖

　　基于動(dòng)態(tài)規(guī)劃(DP)的能量累加算法是一種典型的先跟蹤后檢測(cè)算法。在多幀圖像序列中首先估計(jì)目標(biāo)的運(yùn)動(dòng)軌跡,沿軌跡進(jìn)行目標(biāo)能量積累,然后對(duì)能量積累后獲得的圖像進(jìn)行檢測(cè)判決。由于目標(biāo)能量在不同幀之間是相關(guān)的,而噪聲在不同幀之間是不相關(guān)的,因此沿目標(biāo)軌跡上的能量積累將大于非目標(biāo)軌跡上的能量積累,能量積累后的圖像有效提高了信噪比,從而獲得較好的檢測(cè)性能。

　　經(jīng)過(guò)動(dòng)態(tài)規(guī)劃能量累加后的圖像為灰度累加和圖像,此時(shí)目標(biāo)點(diǎn)的能量遠(yuǎn)大于噪聲,因此可以根據(jù)某一準(zhǔn)則確定分割門限,剔除絕大部分噪聲軌跡點(diǎn),獲得候選目標(biāo)點(diǎn)集,進(jìn)而完成目標(biāo)檢測(cè)。

　　經(jīng)過(guò)目標(biāo)能量累加和恒虛警門限分割后,得到候選目標(biāo)集。從這些候選目標(biāo)集中找到真實(shí)目標(biāo)的軌跡,共需要四部分的工作:新軌跡的建立、軌跡關(guān)聯(lián)匹配、目標(biāo)軌跡狀態(tài)預(yù)測(cè)、滑動(dòng)軌跡置信度檢驗(yàn)。

　　3　系統(tǒng)實(shí)現(xiàn)

　　根據(jù)前面對(duì)小目標(biāo)檢測(cè)算法的特點(diǎn)分析,動(dòng)態(tài)小目標(biāo)能量累加算法操作簡(jiǎn)單,運(yùn)算量大,處理時(shí)間要求嚴(yán)格,適合用硬件實(shí)現(xiàn);而軌跡關(guān)聯(lián)算法操作復(fù)雜,但處理的數(shù)據(jù)量小、時(shí)間相對(duì)寬裕,適合用軟件來(lái)實(shí)現(xiàn)。在綜合考慮了系統(tǒng)的體積、功耗、穩(wěn)定性等因素后,最終選取了SOPC的實(shí)現(xiàn)方案,將整個(gè)系統(tǒng)集成于一塊核心芯片———Virtex - 4 FPGA上。能量累加由構(gòu)建于FPGA內(nèi)部的專用硬件子系統(tǒng)來(lái)完成;軌跡關(guān)聯(lián)部分則由Virtex - 4 FPGA內(nèi)嵌的PowerPC405處理器來(lái)完成。

　　小目標(biāo)檢測(cè)系統(tǒng)總體結(jié)構(gòu)如圖2所示。

圖2　小目標(biāo)檢測(cè)系統(tǒng)總體結(jié)構(gòu)圖

　　3. 1　專用硬件子系統(tǒng)設(shè)計(jì)

　　專用硬件子系統(tǒng)主要由6個(gè)模塊組成:能量累加模塊、累加值統(tǒng)計(jì)模塊、存儲(chǔ)器接口模塊、PPC接口模塊, F IFO模塊、計(jì)數(shù)模塊。如圖3所示。

圖3　專用硬件子系統(tǒng)結(jié)構(gòu)框圖

　　·能量累加模塊:完成能量累加;·存儲(chǔ)器接口模塊:完成與外部存儲(chǔ)器的接口工作,控制外部存儲(chǔ)器讀出與存儲(chǔ)中間累加結(jié)果;·累加值統(tǒng)計(jì)模塊:對(duì)能量累加后的中間累加值進(jìn)行統(tǒng)計(jì),計(jì)算灰度累加和以及灰度平方和,然后根據(jù)PowerPC微處理器傳輸?shù)拈T限,對(duì)圖像進(jìn)行門限分割,對(duì)于超過(guò)門限的像素點(diǎn),把該點(diǎn)的位置信息寫到ZBT SRAM的相應(yīng)地址空間;·PPC接口模塊:完成FPGA 與PowerPC微處理器之間的接口工作。在系統(tǒng)運(yùn)行之初,把PowerPC微處理器系統(tǒng)發(fā)出的控制命令信號(hào)以及PowerPC微處理器系統(tǒng)計(jì)算好的分割門限值寫到專用硬件子系統(tǒng)相應(yīng)的寄存器里,在圖像分割好后,給PowerPC微處理器發(fā)中斷,然后PowerPC會(huì)以中斷響應(yīng)的方式把ZBT SRAM中的候選點(diǎn)位置信息讀到PowerPC微處理器系統(tǒng)的DDR SDRAM中;·FIFO模塊:能量累加模塊輸出的灰度累加結(jié)果經(jīng)過(guò)一個(gè)行FIFO 后寫到ZBT SRAM里,更新第N - 1幀累加數(shù)據(jù)為第N幀累加數(shù)據(jù);·計(jì)數(shù)模塊:接收外部的幀同步信號(hào)( Fsyn) 、數(shù)據(jù)時(shí)鐘(Dclk)信號(hào),對(duì)其進(jìn)行計(jì)數(shù),從而產(chǎn)生控制所有其它模塊的控制信號(hào)。

　　3. 2　微處理器子系統(tǒng)設(shè)計(jì)

　　PowerPC微處理器子系統(tǒng)以PowerPC微處理器硬核為核心,通過(guò)處理器局部總線( PLB)與片內(nèi)塊RAM連接,進(jìn)行高速數(shù)據(jù)傳輸;通過(guò)OPB總線與外圍慢速設(shè)備進(jìn)行交互,外設(shè)通過(guò)相應(yīng)的外設(shè)接口IP控制器與總線互連。根據(jù)系統(tǒng)設(shè)計(jì)需求,需要用到的外設(shè)接口IP主要有: GPIO控制器(用于外部中斷信號(hào)輸入、控制命令輸出以及單個(gè)數(shù)據(jù)的傳輸)、EMC接口控制器(訪問(wèn)外部ZBT SRAM)、DDR SDRAM控制器(控制DDR SDRAM)、UART控制器(與上位機(jī)通信,便于調(diào)試和產(chǎn)生按鍵輸入中斷控制系統(tǒng)功能)、Timer定時(shí)器/計(jì)數(shù)器(對(duì)軌跡關(guān)聯(lián)及門限值求取的處理時(shí)間進(jìn)行監(jiān)控)、INTR中斷控制器(多中斷輸入管理)等。系統(tǒng)組成如圖4所示。

圖4　PowerPC微處理器系統(tǒng)框圖

　　4　PowerPC微處理器子系統(tǒng)調(diào)試及分析

　　為了驗(yàn)證開(kāi)發(fā)的應(yīng)用程序是否能實(shí)時(shí)實(shí)現(xiàn)軌跡關(guān)聯(lián),在應(yīng)用程序中設(shè)計(jì)一個(gè)生成候選點(diǎn)的圖像程序塊, 生成好這些處理對(duì)象, 然后利用計(jì)時(shí)器( timer) ,監(jiān)視處理完每一幀圖像消耗的時(shí)間,同時(shí)把PowerPC微處理器子系統(tǒng)檢測(cè)到的軌跡信息以及消耗的時(shí)間輸出在超級(jí)終端,以檢查PowerPC微處理器子系統(tǒng)的工作情況。

　　本次調(diào)試中,設(shè)計(jì)的每幀候選點(diǎn)圖像中都只包含兩個(gè)目標(biāo)點(diǎn),而且都按Vx = 1,Vy = 1的速率作勻速直線運(yùn)動(dòng)。圖5給出一組軌跡關(guān)聯(lián)測(cè)試結(jié)果。通過(guò)數(shù)據(jù)分析可知,系統(tǒng)處理一條軌跡長(zhǎng)度超過(guò)15的軌跡平均耗時(shí)也不會(huì)超過(guò)0. 04ms。對(duì)于100幀/秒的輸入圖像數(shù)據(jù),經(jīng)過(guò)5幀一階段的能量累加過(guò)后,得到的候選點(diǎn)圖像幀頻為20幀/秒。假設(shè)一幀候選點(diǎn)圖像包含300個(gè)候選點(diǎn),則可以設(shè)置軌跡關(guān)聯(lián)最大預(yù)設(shè)軌跡數(shù)為1000,那么, 1000條軌跡的關(guān)聯(lián)處理不會(huì)超過(guò)40ms,還在候選點(diǎn)圖像幀周期之內(nèi)。所以PowerPC完全能夠?qū)崟r(shí)完成軌跡關(guān)聯(lián)任務(wù)。

圖5　軌跡關(guān)聯(lián)測(cè)試結(jié)果圖

　　5　結(jié)　論

　　經(jīng)調(diào)試驗(yàn)證, 本設(shè)計(jì)達(dá)到了預(yù)期效果?；赑owerPC的小目標(biāo)檢測(cè)系統(tǒng)能夠?qū)崟r(shí)實(shí)現(xiàn)小目標(biāo)檢測(cè),而且硬件資源的余量以及處理器處理能力的潛力都為系統(tǒng)改進(jìn)和升級(jí)提供了可能。