本文所要設(shè)計的驅(qū)動電路是機(jī)載CCD相機(jī)上的前端驅(qū)動電路。機(jī)載CCD相機(jī)能夠?qū)⑴臄z的圖像以數(shù)字的形式采集、存儲和傳輸，并與地面實(shí)現(xiàn)實(shí)時通信，因此可以很好地克服傳統(tǒng)光學(xué)相機(jī)的缺點(diǎn)。隨著CCD器件的快速發(fā)展，CCD驅(qū)動時序的產(chǎn)生有很多種方法，比如可以采用數(shù)字集成電路、單片機(jī)、EPROM器件或可編程邏輯器件等來實(shí)現(xiàn)。本文采用CCD專用的數(shù)字集成芯片和單片機(jī)進(jìn)行設(shè)計來實(shí)現(xiàn)CCD驅(qū)動電路。它的優(yōu)點(diǎn)是結(jié)構(gòu)設(shè)計簡單、設(shè)計周期短、電路可靠性強(qiáng)。而高速時序脈沖產(chǎn)生芯片的運(yùn)用又克服了單片機(jī)晶振頻率低的限制，因此足以滿足高速大面陣CCD的驅(qū)動時序要求。

1 系統(tǒng)總體結(jié)構(gòu)

CCD驅(qū)動電路系統(tǒng)框圖如圖1所示，它以微控制器P89LPC932作為系統(tǒng)總的控制單元，在其控制下，SAA8103與TDA9991共同為CCD芯片FTF4027M提供所需的驅(qū)動脈沖和偏置電壓，協(xié)調(diào)整個相機(jī)同步工作。CCD輸出的信號是帶有固定圖像噪聲和暗電流的模

擬信號，需要運(yùn)用光學(xué)黑補(bǔ)償箝位電路并通過相關(guān)雙采樣去除噪聲干擾，然后進(jìn)行可在控增益放大和模/數(shù)轉(zhuǎn)換，這些工作由CCD專用的模擬處理芯片TDA9965來完成。輸出的12位數(shù)字信號送給DSP以便進(jìn)行進(jìn)一步的數(shù)字圖像處理。

2 FTF4027M的內(nèi)部結(jié)構(gòu)及驅(qū)動時序分析

FTF4027M是一款1100萬像素(4008×2672)的超大分辨率全幀CCD圖像傳感器。其內(nèi)部結(jié)構(gòu)如圖2所示。該款芯片在結(jié)構(gòu)上分為三部分，中間最大的區(qū)域?yàn)楣饷魠^(qū)，即光積分區(qū)域;上下兩部分為兩個輸出寄存器，將光積分生成的電荷水平轉(zhuǎn)移到四個角的輸出放大器，輸出放大器將光生電荷形成的電壓信號放大并轉(zhuǎn)移出CCD。該款芯片的最大特點(diǎn)是將光敏區(qū)生成的圖像分成W、X、Y、Z四個對稱的角限，每個象限的電荷可以以不同的方向轉(zhuǎn)移，通過四個輸出端同時輸出，有效地增加了幀速率，單端輸出的幀速率為2幀/秒，而四端同時輸出就可以達(dá)到7.5幀/秒。在本應(yīng)用中，單端輸出就可以滿足系統(tǒng)設(shè)計要求，因此采用單端輸出方式，電荷轉(zhuǎn)移方向如圖中虛線所示，A1、A2、A3、A4為垂直驅(qū)動時鐘信號，C1、C2、C3為水平移動時鐘信號。

CCD的幀轉(zhuǎn)移時序圖如圖3所示。SSC為系統(tǒng)內(nèi)部基準(zhǔn)時鐘信號，用于校準(zhǔn)整個CCD的時序;CR(Charge Reset)為CCD的電荷復(fù)位信號，相當(dāng)于電子塊門信號;Trig-in是CCD的外部觸發(fā)信號，用于控制CCD光積分的起始和結(jié)束;VA-high是控制四相A時鐘的高低電平轉(zhuǎn)換的信號;TG是光敏區(qū)與輸出寄存器之間的隔柵，TG信號的相位和頻率與A1完全一致。整個幀時序分為三個階段，這三個階段是循環(huán)進(jìn)行的。把空閑模式階段定義為第一階段，在CCD空閑模式下，A時鐘信號全部保持低電平?？臻e模式后，CCD開始進(jìn)入第二階段，即光積分階段，A1繼續(xù)保持低電平，A2、A3、A4上升為高電平。因?yàn)镃CD中的每個像素都可以看作是由四個柵極(每個柵極上連接一相時鐘信號)“覆蓋”的，而且像素之間必須分離開，水平方向上可以通過溝道隔離像素。為了將像素與像素在垂直方向上隔離開，必須將四個柵極中的某一個柵極電壓變?yōu)?。

在本應(yīng)用中，將A1保持低電平以起到像素隔離的作用而光生電荷則在保持高電平的A2、A3、A4的柵極下積聚起來，形成信號電荷包。光積分結(jié)束后進(jìn)入第三階段，即幀轉(zhuǎn)移階段，而幀轉(zhuǎn)移又可以看成是垂直行轉(zhuǎn)移和水平像素轉(zhuǎn)移交替進(jìn)行的，它們之間的交換轉(zhuǎn)換是通過SSC電平的高低轉(zhuǎn)換實(shí)現(xiàn)的。在SSC保持高電平時，光敏區(qū)里已經(jīng)生成的光電荷在四相A時鐘信號的驅(qū)動下逐行地向下轉(zhuǎn)移到輸出寄存器的。如圖4所示，每轉(zhuǎn)移完一行，SSC變?yōu)榈碗娖?，則輸出寄存器就在三相C時鐘信號的驅(qū)動下將這一行逐個像素地向輸出放大器轉(zhuǎn)移。輸出放大器內(nèi)有一個浮置擴(kuò)散電容FD(Floating Diffusion Capacitance),它可以將接收到的電荷包轉(zhuǎn)換為電壓信號。

R G(Reset Gate)是通過復(fù)位管對FD進(jìn)行復(fù)位的信號，復(fù)位后FD可以接收下一個電荷包。SG(Summing Gate)是在輸出柵OG之前的最后一個柵，SG信號和RG信號的相位與C3信號的相位相同。一行電荷包經(jīng)過輸出放大器的轉(zhuǎn)換和放大后以電壓信號的形式從CCD輸出，接下來再進(jìn)行下一行的垂直行轉(zhuǎn)移和水平像素轉(zhuǎn)移輸出，直到光敏面上的所有2684行電荷包輸出完畢為止。由此可見，整個一幀圖像是在A時鐘信號和C時鐘信號的交替驅(qū)動下從CCD輸出而完成幀轉(zhuǎn)移的。

3 系統(tǒng)設(shè)計

由于本系統(tǒng)中采用的芯片都是CCD專用的芯片，因此硬件電路設(shè)計相對簡單一些，主要工作是軟件設(shè)計。本系統(tǒng)內(nèi)部的微控制單元為P89LPC932型單片機(jī)，它是一款高性能、低功耗、高速度的小封裝微控制器，內(nèi)帶I2C控制器。SAA8103也是一個I2C器件，內(nèi)部有一個寄存器，專門用來保存設(shè)定的CCD驅(qū)動脈沖和偏置電壓的工作參數(shù)燒寫到單片機(jī)的Flash程序存儲器中，然后將這些參數(shù)在系

統(tǒng)上電后通過I2C總線傳輸?shù)絊AA8103的

寄存器內(nèi)，再通過三線串行總線為TDA9965和TDA9991進(jìn)行設(shè)定和控制，從而讓CCD在最佳的狀態(tài)下與后續(xù)圖像處理和圖像傳輸單元協(xié)調(diào)工作。

3.1 CCD所需的一些偏置電壓

①VNS：加到CCD的N型基底上的電壓，電壓范圍從22V到28V，主要用于控制CCD的高光行為(Antiblooming抗暈)。為了實(shí)現(xiàn)電荷復(fù)位功能，CR脈沖必須加到VNS上，這個電荷復(fù)位脈沖的主要功能是將CCD上已經(jīng)積累好的光生電荷全部移除，這在CCD新的光積分循環(huán)開始時是必須的。

②SFD：加到CCD的輸出放大器上的直流電壓。

③RD：加到復(fù)位管(Reset Fet)上的直流電壓。

④OG：連接SG和浮置擴(kuò)散電容的輸出柵上所加的電壓。

⑤VPS：加到P摻雜基底上的電壓。

3.2 CCD所需的驅(qū)動時序的設(shè)置

3.2.1 快門及光積分的控制時序

本款CCD屬于全幀CCD，光敏面占CCD面積的大部分，為了得到100%的無污染點(diǎn)圖像，必須加上機(jī)械快門。如圖3所示，機(jī)械快門的開啟由Trig-in信號完成。當(dāng)Trig-in信號的上升沿到來時，觸發(fā)快門使之進(jìn)行開啟動作，CCD準(zhǔn)備進(jìn)行光積分。在Trig-in信號上升沿之后，當(dāng)基準(zhǔn)時鐘信號SSC的第一個上升沿到來時產(chǎn)生一個脈沖信號CR，用于對CCD進(jìn)行初始化，CR脈沖寬度等于SSC的一個周期，為190.6μs。在SSC的下一個上升沿到來時，產(chǎn)生CR下降沿，這時快門徹底打開，CCD正式進(jìn)入光積分階段。當(dāng)Trig-in信號的下降沿到來時，CCD光積分結(jié)束，同時觸發(fā)機(jī)械快門使之進(jìn)行關(guān)閉動作，在一個SSC周期的時間之后，快門完成關(guān)閉，然后再在SSC的上升沿到來的開始進(jìn)行幀轉(zhuǎn)移。因此機(jī)械快門的開啟和關(guān)閉的動作總是落后于控制信號，這樣就避免了在快門打開階段就進(jìn)行光積分，導(dǎo)致有用信號的丟失，也避免了因快門未完全關(guān)閉就開始進(jìn)行幀轉(zhuǎn)移而引起的圖像噪聲干擾。通過設(shè)置CR信號下降沿到Trig-in下降沿這段時間來控制光積分，也就控制了水平常說的電子快門速度。

3.2.2 垂直行轉(zhuǎn)移的驅(qū)動時序

該時序涉及A1、A2、A3、A4、TG，其頻率都為50kHz。SSC上升沿到來時標(biāo)志著一次水平像素轉(zhuǎn)移的結(jié)束和一次垂直行轉(zhuǎn)移的開始，可通過控制四相A時鐘信號的高低電平轉(zhuǎn)換來完成。四相A時鐘信號要滿足嚴(yán)格的交迭原理，占空比為5：8，即五個單元的高電平和三個單元的低電平，所以相鄰時鐘信號之間的延遲為二個單元。A時鐘信號的高電平有兩個水平，分別用于CCD的不同工作狀態(tài)，垂直轉(zhuǎn)移狀態(tài)的高電平要保持在14V，而光積分和保持狀態(tài)高電平要保持在10V。TDA9991中集成了一個電平控制單元，可以完成對A時鐘信號的電平控制。而在電平像素轉(zhuǎn)換期間，A1必須繼續(xù)保持低電平，A2、A3、A4保持高電平，從而保證光敏面中的未輸出信號繼續(xù)保持在A2、A3、A4電極之下。

3.2.3水平像素轉(zhuǎn)移的驅(qū)動時序

該時序涉及C1、C2、C3、RG、SG，其頻率都為25MHz。SSC下降沿到來時標(biāo)志著一次垂直行轉(zhuǎn)移的結(jié)束和一次水平像素轉(zhuǎn)移的開始，轉(zhuǎn)移原理和行轉(zhuǎn)移原理一樣，三相C時鐘信號要嚴(yán)格滿足三相交迭原理，占空比為3：6，也就是高低電平保持時間一樣。在電荷由光敏區(qū)向輸出寄存器轉(zhuǎn)移的過程中(見圖4)，在SSC下降沿到來之前，C3應(yīng)該保持低電平，使像素在輸出寄存器的隔離開來，而C1和C2應(yīng)該保持高電平，使轉(zhuǎn)移下隔斷的電荷在這兩個電極之下積聚起來，為下一步的水平轉(zhuǎn)移輸出作準(zhǔn)備。

4 實(shí)驗(yàn)與討論

系統(tǒng)設(shè)計完成后，根據(jù)CCD的時序村注，經(jīng)仿真調(diào)試可以產(chǎn)生出相應(yīng)的驅(qū)動脈沖和偏置電壓。但是由于系統(tǒng)的后續(xù)圖像處理和傳輸部分還沒有設(shè)計好，所以無法進(jìn)行圖像采集。該驅(qū)動電路的研制結(jié)果表明，采用現(xiàn)在芯片進(jìn)行系統(tǒng)設(shè)計有它自身的好處，可以簡化設(shè)計，而且調(diào)試簡單、可擴(kuò)展性也比較強(qiáng)。