摘要：遙測天線校準(zhǔn)通常采用誤碼儀產(chǎn)生的信號經(jīng)調(diào)制后送入校準(zhǔn)天線發(fā)射，接收機(jī)收到信號解調(diào)后，再送入誤碼儀測量鏈路誤碼率完成單天線校準(zhǔn)。該校準(zhǔn)方式無法進(jìn)行多天線集中校準(zhǔn)，針對該校準(zhǔn)方式的弊端提出了一種多天線集中校準(zhǔn)的方法，利用反饋式移位寄存器理論在FPGA中產(chǎn)生偽隨機(jī)序列，給出了偽隨機(jī)序列的仿真波形，并利用IN-SNEC公司接收機(jī)測試軟件完成多天線集中校準(zhǔn)源的測試。
關(guān)鍵詞：m序列；移位寄存器理論；FPGA；集中校準(zhǔn)

0 引言
    為保證多試驗(yàn)對象的遙測數(shù)據(jù)同時(shí)接收，試驗(yàn)場所需配備數(shù)量較多的遙測天線，通常這些天線位置較為分散，給天線的集中校準(zhǔn)帶來了很大困難?，F(xiàn)行的方案是利用誤碼儀產(chǎn)生信號通過信號發(fā)生器調(diào)制后經(jīng)遙測天線發(fā)射出去，接收機(jī)收到信號解調(diào)后將信號送回誤碼儀進(jìn)行誤碼率測試完成單天線校準(zhǔn)。這種方案的弊端在于使用誤碼儀必須形成閉合的環(huán)路才能進(jìn)行誤碼率測試，這樣多套天線都配置誤碼儀、信號發(fā)生器、發(fā)送天線等設(shè)備將耗費(fèi)大量的人力物力。本文中提到的校準(zhǔn)方案是利用各個(gè)遙測站已經(jīng)配置的遙測接收機(jī)自帶的誤碼率測試程序，使用FPGA產(chǎn)生連續(xù)偽隨機(jī)碼，對整個(gè)遙測鏈路進(jìn)行多次單向測試，這樣使用某一遙測站點(diǎn)集中發(fā)送校準(zhǔn)信號，各個(gè)站點(diǎn)即可進(jìn)行定量的誤碼率測試完成多天線集中校準(zhǔn)，大大節(jié)約了人力物力成本，低成本的FPGA完全可以取代成本昂貴的誤碼儀對遙測天線進(jìn)行集中校準(zhǔn)。
    偽隨機(jī)序列的偽隨機(jī)性表現(xiàn)在預(yù)先的可確定性、可重復(fù)產(chǎn)生與處理。偽隨機(jī)序列雖然不是真正的隨機(jī)序列，但是當(dāng)序列周期足夠長時(shí)，偽隨機(jī)序列具有隨機(jī)序列的良好統(tǒng)計(jì)特性。因此偽隨機(jī)序列被廣泛應(yīng)用于誤碼率測試、時(shí)延測量、通信加密、數(shù)據(jù)的擾亂和解擾、擴(kuò)展頻譜通信、電子對抗、數(shù)字網(wǎng)絡(luò)系統(tǒng)的故障診斷及性能自測等多個(gè)領(lǐng)域。
    由于FPGA(Field-Programmable Gate Array，現(xiàn)場可編輯門陣列)在電子系統(tǒng)設(shè)計(jì)中的廣泛使用，且便于實(shí)現(xiàn)大規(guī)模的數(shù)字系統(tǒng)，在很多高速設(shè)計(jì)和高速測試的場合下，希望能夠在FPGA中實(shí)現(xiàn)偽隨機(jī)序列發(fā)生器。
    產(chǎn)生偽隨機(jī)序列的電路通常為一反饋移位寄存器，它又可分為線性反饋移位寄存器和非線性反饋移位寄存器兩類，由線性反饋寄存器產(chǎn)生出的周期最長的二進(jìn)制數(shù)字序列通常稱為m序列。本文介紹的是在FPGA內(nèi)利用線性反饋移位寄存器LFSR(Linear Feedback Shift Register s)結(jié)構(gòu)實(shí)現(xiàn)m序列發(fā)生器的方法。這種方法具有結(jié)構(gòu)簡單易于實(shí)現(xiàn)，生成的偽隨機(jī)序列隨機(jī)性好，占用FPGA內(nèi)部資源少等特點(diǎn)。

1 m序列產(chǎn)生原理
    偽隨機(jī)序列具有類似于隨機(jī)噪聲的一些統(tǒng)計(jì)特性，同時(shí)又便于重復(fù)產(chǎn)生和處理。由于它具有隨機(jī)噪聲的優(yōu)點(diǎn)，又避免了隨機(jī)噪聲的缺點(diǎn)，人們對偽隨機(jī)序列已經(jīng)有了比較深入的研究。m序列的理論比較成熟，實(shí)現(xiàn)比較簡單，因此獲得了日益廣泛的應(yīng)用。
    m序列是最長線性反饋式移位寄存器的簡稱，它是由帶線性反饋的移位寄存器產(chǎn)生的周期最長的序列。m序列信號發(fā)生器是在n級線性移位寄存器的基礎(chǔ)上，加上反饋邏輯電路構(gòu)成的。n級線性反饋移位寄存器的邏輯功能可以用圖1來表示。圖中n個(gè)小方框表示n個(gè)D寄存器，用ai表示寄存器的狀態(tài)。反饋線的連接狀態(tài)用ci表示，當(dāng)ci=1時(shí)，表示第i級寄存器輸出參與反饋；當(dāng)ci=0時(shí)，表示第i級寄存器輸出不參與反饋。

    設(shè)n級移位寄存器的初始狀態(tài)為：a-1a-2…a-n，經(jīng)過一次移位后，狀態(tài)變?yōu)閍0a-1…a-n+1，經(jīng)過n次移位后，狀態(tài)為an-1an-2…a1a0，再次移位后，寄存器左端得到的輸入an按照圖中的線路連接關(guān)系，可寫為：
   
    式中求和按模2運(yùn)算。
    若初始狀態(tài)為全“0”，則移位得到的狀態(tài)仍然是全“0”，因此n級線性反饋移位寄存器產(chǎn)生的序列最長周期為2n-1，此時(shí)線性反饋移位寄存器所產(chǎn)生的偽隨機(jī)序列即為m序列。
    反饋線的連接狀態(tài)ci的取值決定了移位寄存器的反饋連接和序列的結(jié)構(gòu)，圖中的n級移位寄存器的連接多項(xiàng)式為(c0=1，cn=1)：
   
    這一方程稱為特征多項(xiàng)式。特征多項(xiàng)式刻畫了從某一時(shí)刻的狀態(tài)到下一時(shí)刻狀態(tài)的轉(zhuǎn)移規(guī)律。
    可以證明，特征多項(xiàng)式f(x)對應(yīng)的n級線性反饋移位寄存器輸出最長序列的條件為：
    (1)f(x)是既約的；
    (2)f(x)可整除xm+1，m=2n-1；
    (3)f(x)除不盡xm+1，q<m。
    將這樣的特征多項(xiàng)式稱為本原多項(xiàng)式。在制作m序列發(fā)生器時(shí)，移位寄存器的反饋線(及模2加法電路)的數(shù)目直接決定于本原多項(xiàng)式。由于本原多項(xiàng)式的逆多項(xiàng)式也是本原多項(xiàng)式，因此一個(gè)本原多項(xiàng)式可以生成兩種互為逆碼的m序列。以9級m序列為例，9級m序列的本原多項(xiàng)式為x9+x4+1，其逆多項(xiàng)式為x9+x5+1同樣可以產(chǎn)生m序列，逆多項(xiàng)式產(chǎn)生的m序列與本原多項(xiàng)式x9+x4+1產(chǎn)生的m序列互為逆碼。

2 FPGA中m序列發(fā)生器
    本文使用IN-SNEC公司的遙測接收機(jī)進(jìn)行誤碼率測試，這款接收機(jī)使用的m序列為9級m序列、11級m序列、15級m序列和23級m序列，本原多項(xiàng)式分別為x9+x4+1，x11+x2+1，x15+x十1，x23+x5+1。接收機(jī)測試使用的位速率為連續(xù)可變的，為方便測試本文中采用了四種常用的位速率：2 Mb／s，4 Mb／s，5 Mb／s，10 Mb／s和20 Mb／s。下面以9級m序列為例，說明m序列發(fā)生器的在FPGA中的設(shè)計(jì)及具體測試環(huán)節(jié)。
    9級m序列的本原多項(xiàng)式為x9+x4+1，為了配合接收機(jī)，這里使用了9級m序列本原多項(xiàng)式的逆多項(xiàng)式x9+x5+1。該m序列發(fā)生器可產(chǎn)生周期為29-1=511的最長序列。
    圖2是9級m序列在FPGA中的實(shí)現(xiàn)電路。設(shè)計(jì)中使用了9個(gè)DFF(D觸發(fā)器)前后級聯(lián)，第5級和第9級的輸出經(jīng)過一個(gè)異或門后反饋給最前級的
DFF。通過各個(gè)DFF的預(yù)制端來設(shè)置其初始狀態(tài)，由于移位寄存器進(jìn)入全“0”狀態(tài)后輸出全為“0”，因此在預(yù)置時(shí)避免其初始狀態(tài)為全“0”。為測試方便，這里將各個(gè)觸發(fā)器的預(yù)制端上電后置“1”。

    圖3為位速率10 Mb／s的9級m序列在Altera公司的QuartusⅡ軟件中的仿真波形，生成的m序列通過與狀態(tài)轉(zhuǎn)移得出的m序列碼元對比，兩組碼元完全一致?？傻贸霰痉桨傅目尚行?。

    在實(shí)際應(yīng)用中，將FPGA的m序列輸出管腳接至信號發(fā)生器的信號輸入端，m序列碼元在信號發(fā)生器中經(jīng)過FM調(diào)制由射頻電路中的天線發(fā)送出去。接收端的天線將接收的FM信號送入遙測接收機(jī)，在接收機(jī)中經(jīng)過解調(diào)和位同步后，將數(shù)據(jù)和接收機(jī)中鎖相環(huán)鎖定的時(shí)鐘同時(shí)接至誤碼測試儀，在誤碼測試儀中讀出誤碼率，以測定整個(gè)鏈路的誤碼率，或者通過接收機(jī)中的誤碼測試程序讀出誤碼率。圖4給出了誤碼率測試原理圖。

    圖5為誤碼測試儀產(chǎn)生m序列在IN-SNEC公司接收機(jī)中自帶的誤碼率測試程序的截圖。在試驗(yàn)中，使用了9級m序列作為誤碼率測試的m序列，位速率為10 Mb／s?？梢钥闯?，鏈路狀態(tài)良好，位同步良好，誤碼率為1．5×10-4。

    圖6為FPGA產(chǎn)生m序列在IN-SNEC公司接收機(jī)中自帶的誤碼率測試程序的截圖。同樣使用9級m序列作為誤碼率測試的m序列，位速率為10Mb ／s。從圖中可以看出在鏈路狀態(tài)一致的情況下，F(xiàn)PGA中m序列發(fā)生器可以替代誤碼測試儀。

    在同一鏈路狀態(tài)下，對不同速率下的同一m序列及同一速率下的不同m序列進(jìn)行了測試。測試結(jié)果均與誤碼測試儀測誤碼率幾乎一致。
    表1為四種m序列在四種位速率下的誤碼率測試結(jié)果。

    從上述的測試中可以看出，F(xiàn)PGA中m序列發(fā)生器可完全替代誤碼測試儀進(jìn)行遙測鏈路的誤碼率測試。

3 方案的不足和改進(jìn)
    由于遙測技術(shù)逐漸向網(wǎng)絡(luò)化發(fā)展，新型測試設(shè)備均支持遠(yuǎn)程控制，網(wǎng)絡(luò)的引入不僅優(yōu)化了整個(gè)遙測鏈路，同時(shí)大大節(jié)約了人力成本。實(shí)際使用中用于測試誤碼率的偽隨機(jī)序列發(fā)生器置于接收機(jī)的遠(yuǎn)端，需要專人值守，人們希望通過網(wǎng)絡(luò)遠(yuǎn)程控制偽隨機(jī)序列發(fā)生器，因此誤碼測試儀不支持網(wǎng)絡(luò)控制的弊端就顯現(xiàn)出來。針對這種狀況，在進(jìn)一步的m序列發(fā)生器的研制中，本文提出了一種支持網(wǎng)絡(luò)遠(yuǎn)程控制的遙測鏈路誤碼率測試方案：使用可網(wǎng)絡(luò)控制的FPGA產(chǎn)生m序列進(jìn)行整個(gè)通信鏈路的誤碼率測試?yán)^而完成遙測天線的校準(zhǔn)工作。

    圖7為網(wǎng)絡(luò)控制示意圖。操作員通過地面控制站中的微機(jī)發(fā)送網(wǎng)絡(luò)控制信號(主要包括四種m序列的選擇信號和四種典型位速率的控制數(shù)據(jù))給FPGA，F(xiàn)PGA識別控制信號后輸出特定位速率的特定m序列用于校準(zhǔn)使用。

4 結(jié)論
    本文討論了利用線性反饋移位寄存器結(jié)構(gòu)在FPGA內(nèi)部簡捷、高效地實(shí)現(xiàn)m序列發(fā)生器的方法。提出了通過網(wǎng)絡(luò)控制端口，利用微機(jī)遠(yuǎn)程控制FPGA中m序列的碼型和進(jìn)行速率控制，從而實(shí)現(xiàn)遙測鏈路測試的網(wǎng)絡(luò)化。并將生成的偽隨機(jī)碼用于遙測天線的校準(zhǔn)(利用FPGA產(chǎn)生的m序列測試遙測鏈路的誤碼率)。從測試可以看出，FPGA中產(chǎn)生的m序列碼型正確無誤，可以進(jìn)行多種碼型多種速率的誤碼測試。與傳統(tǒng)誤碼測試相比，本方案具有體積小，功耗小，易于實(shí)現(xiàn)等特點(diǎn)，充分發(fā)揮了線性反饋移位寄存器結(jié)構(gòu)簡單，速度快的特點(diǎn)。