頻率特性分析儀可以對(duì)被測(cè)網(wǎng)絡(luò)的頻率特性進(jìn)行快速的動(dòng)態(tài)測(cè)量，得出被測(cè)網(wǎng)絡(luò)傳輸特性，并將測(cè)量結(jié)果以數(shù)據(jù)或圖形的形式實(shí)時(shí)顯示。傳統(tǒng)的掃頻儀大多結(jié)構(gòu)復(fù)雜、體積龐大、價(jià)格昂貴且操作復(fù)雜。因此，具有低成本、數(shù)字化、智能化、高性能的頻率特性分析儀的需求日益擴(kuò)大。一種基于DSP和DDS技術(shù)的新型數(shù)字合成掃頻儀的設(shè)計(jì)被提出。

系統(tǒng)使用DDS技術(shù)設(shè)計(jì)高精度的掃頻信號(hào)源，采用模擬檢波和鑒相方法，實(shí)現(xiàn)幅頻測(cè)量和相頻測(cè)量;使用DSP作為數(shù)據(jù)處理和控制核心，完成測(cè)量控制、信號(hào)發(fā)送、數(shù)據(jù)采集和實(shí)時(shí)處理等任務(wù);最后通過TFTLCD和VGA接口實(shí)時(shí)顯示或輸出測(cè)量結(jié)果，完成了一款低成本、高性能的頻率特性分析儀設(shè)計(jì)。

1 頻率特性分析儀的系統(tǒng)設(shè)計(jì)方案

頻率特性分析儀主要包括掃頻信號(hào)源模塊、幅度和相位檢測(cè)模塊、數(shù)據(jù)采集模塊、數(shù)據(jù)處理及控制模塊、圖像顯示與交互接口模塊，系統(tǒng)總體框圖如圖1所示。

在系統(tǒng)中掃頻信號(hào)源采用專用DDS器件實(shí)現(xiàn)，可以產(chǎn)生頻率連續(xù)可變的正弦信號(hào)，滿足系統(tǒng)的頻率帶寬及頻率步進(jìn)要求，同時(shí)配合外部的Ⅱ型衰減網(wǎng)絡(luò)，實(shí)現(xiàn)大動(dòng)態(tài)范圍的連續(xù)幅度輸出。幅度檢測(cè)電路使用對(duì)數(shù)放大器實(shí)現(xiàn)，檢波輸出的模擬量由ADC轉(zhuǎn)換為數(shù)字量，送入控制及處理電路進(jìn)行數(shù)據(jù)處理;相位檢測(cè)采用專用相位差檢測(cè)芯片。直接將被測(cè)系統(tǒng)輸入和輸出信號(hào)的相位差轉(zhuǎn)換為模擬量，經(jīng)ADC轉(zhuǎn)換為數(shù)字量送入控制和數(shù)據(jù)處理電路進(jìn)行數(shù)據(jù)處理。

數(shù)據(jù)處理和控制電路由DSP+FPGA組成，主要完成系統(tǒng)主要器件的邏輯控制，數(shù)據(jù)處理，顯示輸出和交互接口控制，協(xié)調(diào)整個(gè)系統(tǒng)完成測(cè)量。顯示輸出及交互接口電路主要完成各種命令和數(shù)據(jù)輸入和測(cè)量結(jié)果顯示與輸出?？奢敵龅男盘?hào)頻率范圍是20 Hz～150 kHz。

2 軟件設(shè)計(jì)

ADI公司的VisualDSP++具有靈活的工程管理體系，為DSP處理器應(yīng)用程序和項(xiàng)目的開發(fā)提供了一整套工具。系統(tǒng)中DSP軟件的主要功能是協(xié)調(diào)和控制系統(tǒng)完成測(cè)量功能，并進(jìn)行數(shù)據(jù)處理。

通過中斷方式由鍵盤獲得各種設(shè)置參數(shù)和命令，并據(jù)此進(jìn)行控制掃頻信號(hào)源與數(shù)據(jù)采集電路，將采集到的數(shù)據(jù)進(jìn)行相應(yīng)的計(jì)算處理后送到液晶和VGA顯示，系統(tǒng)正常測(cè)試程序流程如圖2所示。

DDS控制程序包括AD9958初始化和輸出通道控制，輸出信號(hào)頻率幅度相位控制。DDS在上電后首先進(jìn)行主復(fù)位，然后依次寫寄存器CSR和FR1，設(shè)置AD9958輸出通道，接口模式為1位串行模式(2線)，設(shè)置內(nèi)部鎖相環(huán)參數(shù)使系統(tǒng)時(shí)鐘為500 MHz。

接描述文件(LDF)定義系統(tǒng)的配置、存儲(chǔ)器的分配、鏈接器的分配，它描述了輸入段到輸出段及其真實(shí)物理地址的映射。在系統(tǒng)中由于擴(kuò)展了SDRAM，將顯示數(shù)據(jù)放在外部存儲(chǔ)器SDRAM中，同時(shí)將字模和一部分程序放在外部Flash中，因此需要對(duì)上述LDF文件進(jìn)行修改。

由于ADSP-BF532內(nèi)部RAM有限，系統(tǒng)所有程序不可能全部在內(nèi)部RAM中執(zhí)行，因此將按鍵處理等不常用程序?qū)懭隖lash中，需要執(zhí)行時(shí)再?gòu)腇lash中取指令運(yùn)行，函數(shù)定義時(shí)與字模相同。

3 FPGA邏輯設(shè)計(jì)

3.1 SPI收發(fā)邏輯

系統(tǒng)中控制板與模擬板之間使用SPI接口進(jìn)行命令和數(shù)據(jù)的傳送，需要控制的對(duì)象包括包括DDS、AD7655、鍵盤和68595，結(jié)構(gòu)框圖如圖3所示。

DSP發(fā)送命令或數(shù)據(jù)給FPGA，F(xiàn)PGA根據(jù)相應(yīng)PF引腳的狀態(tài)判斷接收對(duì)象并進(jìn)行轉(zhuǎn)發(fā)，當(dāng)需要讀取A/D數(shù)據(jù)時(shí)將DSP與AD直連。

通過邏輯分析儀觀察Blackfin DSP的SPI接口發(fā)現(xiàn)，當(dāng)設(shè)置為8位模式，自動(dòng)控制片選信號(hào)。當(dāng)最后一個(gè)8位數(shù)據(jù)中的第一個(gè)送出時(shí)，片選自動(dòng)復(fù)位。在系統(tǒng)中為了使用片選判斷DSP是否在收發(fā)數(shù)據(jù)，并能完整接收DSP發(fā)送的數(shù)據(jù)，使用手動(dòng)方式控制SPI片選信號(hào)狀態(tài)，在發(fā)送完數(shù)據(jù)后延時(shí)一段時(shí)間片選信號(hào)再?gòu)?fù)位。

3.2 DDS控制邏輯

系統(tǒng)中為簡(jiǎn)化設(shè)計(jì)和控制，對(duì)DDS芯片只寫不讀，控制信號(hào)輸出的通道，輸出信號(hào)頻率和幅度、相位，由于不同的寄存器位長(zhǎng)不同，DSP在發(fā)送數(shù)據(jù)或命令時(shí)多發(fā)送1 Byte，表示后續(xù)的有效數(shù)據(jù)長(zhǎng)度，DDS控制邏輯根據(jù)此參數(shù)控制狀態(tài)機(jī)將接下來的數(shù)據(jù)轉(zhuǎn)發(fā)給DDS，最后送出UPDATE信號(hào)，使設(shè)置生效。圖4為DDS控制邏輯框圖。

寫24位數(shù)據(jù)時(shí)的時(shí)序仿真如圖5所示。

3.3 繼電器控制邏輯

繼電器的控制由串并轉(zhuǎn)換芯片TPIC68595實(shí)現(xiàn)，F(xiàn)PGA邏輯將相應(yīng)的串行控制字送入TPIC68595芯片，并打開輸出使能。TPIC68595輸入時(shí)鐘不能過高，因此需將主時(shí)鐘分頻后輸出，圖6為TPIC6B595控制邏輯框圖。

從波形圖可以看出，使能信號(hào)每一次高電平，在轉(zhuǎn)換時(shí)鐘上升沿的控制下并行數(shù)據(jù)就串行輸出一次，轉(zhuǎn)換完成后，時(shí)鐘信號(hào)保持為低電平，同時(shí)并行輸出信號(hào)出現(xiàn)一次上升沿，將數(shù)據(jù)并行輸出從而控制相應(yīng)的繼電器工作;使能信號(hào)為低時(shí)，數(shù)據(jù)線和時(shí)鐘線均維持上一狀態(tài)，為下一次轉(zhuǎn)換做準(zhǔn)備。

4 幅頻特性測(cè)試

幅頻測(cè)試時(shí)根據(jù)設(shè)置參數(shù)依次修改頻率和幅度控制字，延時(shí)等待輸出穩(wěn)定后開始A/D采集，處理并將結(jié)果送顯示，完成一個(gè)測(cè)試點(diǎn)，依次掃描頻帶內(nèi)的每個(gè)頻率點(diǎn)，完成一次掃頻測(cè)試。以低通濾波器為例進(jìn)行測(cè)試。

相頻測(cè)試時(shí)同時(shí)使能兩個(gè)通道，并設(shè)置通道1相位滯后通道0～90°，頻率與幅度設(shè)置相同。圖8所示為一階RC低通濾波器，其中R=1.5 kΩ，C=10 nF，使用Multisim進(jìn)行仿真，理想頻率特性幅頻特性如圖9所示，相頻特性如圖10所示。

使用頻率特性分析儀對(duì)一階RC低通濾波器進(jìn)行掃描測(cè)試，幅頻和相頻測(cè)試結(jié)果如圖11所示。

圖12所示為一階RC高通濾波器，其中R=1.5 kΩ，C=10 nF，使用Multisim進(jìn)行仿真，理想頻率特性幅頻特性如圖13所示，相頻特性如圖14所示。

使用頻率特性分析儀對(duì)一階RC高通濾波器進(jìn)行掃描測(cè)試，幅頻和相頻測(cè)試結(jié)果如圖15所示。

對(duì)一階低通和一階高通濾波器進(jìn)行測(cè)量，分別取3組不同頻率測(cè)量數(shù)據(jù)，如表1和表2所示。

由測(cè)試與仿真結(jié)果對(duì)比可知，儀器可以較準(zhǔn)確地測(cè)出幅頻和相頻特性曲線，證明了系統(tǒng)設(shè)計(jì)的正確性。

5 結(jié)束語

在現(xiàn)代頻率合成技術(shù)的基礎(chǔ)上，采用ADI公司的Blanckfin 532作為控制和數(shù)據(jù)處理核心，實(shí)現(xiàn)了對(duì)模擬部分的精確控制和系統(tǒng)功能的控制與管理。設(shè)計(jì)了系統(tǒng)的人機(jī)交互接口，實(shí)現(xiàn)了幅頻和相頻測(cè)量功能，輸出測(cè)量結(jié)果正確。