在PCI-E 1.0和2.0的時(shí)代，接收端測(cè)試不是必須的，通常只要保證發(fā)送端的信號(hào)質(zhì)量基本就能保證系統(tǒng)的正常工作。但是對(duì)于PCI-E 3.0來(lái)說(shuō)，由于速率更高，發(fā)送端發(fā)出的信號(hào)經(jīng)過(guò)長(zhǎng)線傳輸后信號(hào)質(zhì)量總是不會(huì)太好，所以接收端使用了復(fù)雜的均衡技術(shù)來(lái)提升接收端的接收能力。由于接收端更加復(fù)雜而且其均衡的有效性會(huì)顯著影響鏈路傳輸?shù)目煽啃裕虼嗽赑CI-E 3.0時(shí)代，接收端的測(cè)試變成了必測(cè)的項(xiàng)目。

Keysight的M8020A是高性能的串行誤碼儀，其單路可以產(chǎn)生16.2Gbps的高速數(shù)據(jù)流，固有抖動(dòng)只有300fs（RMS）,同時(shí)其內(nèi)部集成時(shí)鐘恢復(fù)電路、預(yù)加重模塊、噪聲注入、參考時(shí)鐘倍頻、信號(hào)均衡電路等，非常適合PCIE3.0接收測(cè)試這種速率高同時(shí)對(duì)信號(hào)質(zhì)量又有很好要求的場(chǎng)合。除此以外，M8020A支持到16.2Gbps信號(hào)的8階的預(yù)加重，可以充分滿足未來(lái)PCIE4.0的接收測(cè)試的要求。下圖是用 M8020A進(jìn)行PCI-E 3.0接收測(cè)試一個(gè)示意圖。

所謂接收端測(cè)試，就是要驗(yàn)證接收端對(duì)于惡劣信號(hào)的容忍能力。這就涉及到兩個(gè)問(wèn)題，一個(gè)是這個(gè)惡劣信號(hào)怎么定義，另一個(gè)是怎么判斷被測(cè)系統(tǒng)能夠容忍這樣的惡劣信號(hào)。

首先來(lái)看一下這個(gè)惡劣信號(hào)的定義，這不是一個(gè)隨便的差信號(hào)就可以，這個(gè)信號(hào)的惡劣程度有精確定義才能保證測(cè)量的重復(fù)性。這個(gè)惡劣信號(hào)通常叫做Stress Eye，即壓力眼圖，實(shí)際上是借鑒了光通信里的叫法。這個(gè)Stress Eye實(shí)際上是用高性能的誤碼儀先產(chǎn)生一個(gè)純凈的帶預(yù)加重和Preshoot的8Gbps的信號(hào)，然后在這個(gè)信號(hào)上疊加上精確控制的隨機(jī)抖動(dòng)（RJ）、周期抖動(dòng)（SJ）、差模和共模噪聲以及碼間干擾（ISI）。為了確定每個(gè)成分的大小都符合規(guī)范的要求，所以測(cè)試之前需要先用示波器對(duì)誤碼儀輸出的信號(hào)進(jìn)行校準(zhǔn)，確定產(chǎn)生的是規(guī)范要求的Stress Eye。其中信號(hào)的RJ、SJ、共模噪聲等都可以由誤碼儀產(chǎn)生，而ISI抖動(dòng)是由PCI-E協(xié)會(huì)提供的CLB3或CBB3夾具產(chǎn)生，其夾具上會(huì)模擬典型的主板或者插卡的PCB走線對(duì)信號(hào)的影響。

為了方便接收測(cè)試，CLB3和CBB3夾具相對(duì)于前一代夾具做了一些電路的改動(dòng)，主要是考慮了接收測(cè)試的情況。比如為了切換測(cè)試碼型，在PCI-E 2.0的CLB2夾具上，從主板發(fā)過(guò)來(lái)的RefClk是直接環(huán)回到主板的Lane0的接收端，不能斷開(kāi)；而在PCI-E3.0的CLB3的夾具上，由于要考慮到可能還會(huì)對(duì)主板Lane0的接收端進(jìn)行測(cè)試，因此這個(gè)連接是通過(guò)SMP的跳線完成的。另外在CBB3的夾具上，增加了專門的Riser板以模擬服務(wù)器等應(yīng)用場(chǎng)合的走線對(duì)信號(hào)的影響。下圖是對(duì)PCI-E 3.0的主板進(jìn)行測(cè)試前進(jìn)行Stress Eye校準(zhǔn)的一個(gè)連接圖。

要精確產(chǎn)生PCI-E3.0要求的壓力眼圖需要調(diào)整很多參數(shù)，比如需要調(diào)整輸出信號(hào)的幅度、預(yù)加重、差模噪聲、隨機(jī)抖動(dòng)、周期抖動(dòng)等以滿足眼高、眼寬和抖動(dòng)的要求。而且各個(gè)調(diào)整參數(shù)之間也會(huì)相互制約，比如調(diào)整信號(hào)的幅度時(shí)除了會(huì)影響眼高也會(huì)影響到眼寬，因此各個(gè)參數(shù)的調(diào)整需要反復(fù)進(jìn)行以得到一個(gè)最優(yōu)化的組合。校準(zhǔn)中會(huì)調(diào)PCI-SIG的Sigtest軟件對(duì)信號(hào)進(jìn)行通道模型嵌入和均衡，并計(jì)算最后的眼高和眼寬。如果沒(méi)有達(dá)到要求，會(huì)在誤碼儀中進(jìn)一步調(diào)整注入的隨機(jī)抖動(dòng)和差模噪聲的大小，直到眼高和眼寬達(dá)到以下參數(shù)要求。

校準(zhǔn)時(shí)，信號(hào)的參數(shù)分析和調(diào)整需要反復(fù)進(jìn)行，人工操作非常耗時(shí)耗力。為了解決這個(gè)問(wèn)題，Keysight公司在業(yè)內(nèi)最早推出了N5990A的針對(duì)PCI-E3.0接收容限的自動(dòng)測(cè)試軟件，這個(gè)軟件可以提供設(shè)置和連接向?qū)А⒖刂普`碼儀和示波器完成自動(dòng)校準(zhǔn)、發(fā)出訓(xùn)練碼型把被測(cè)件設(shè)置成環(huán)回狀態(tài)并自動(dòng)進(jìn)行環(huán)回回來(lái)數(shù)據(jù)的誤碼率統(tǒng)計(jì)。

設(shè)置被測(cè)件進(jìn)入環(huán)回模式有兩種方式，一種是借助于誤碼儀本身的Training序列，另一種是借助于芯片廠商提供的工具（比如Intel公司的ITP工具）。傳統(tǒng)的誤碼儀不具有對(duì)于PCIE協(xié)議理解的功能，只能盲發(fā)訓(xùn)練序列，缺點(diǎn)是沒(méi)有經(jīng)過(guò)正常的預(yù)加重和均衡的協(xié)商，這就可能造成不能把被測(cè)件設(shè)置成正確的狀態(tài)。而很多新的CPU平臺(tái)要求誤碼儀和被測(cè)件進(jìn)行有效的預(yù)加重和均衡的溝通，然后再進(jìn)行環(huán)回，這就要求誤碼儀能夠識(shí)別對(duì)端返回的訓(xùn)練序列并做相應(yīng)的調(diào)整。M8020A平臺(tái)集成了Link協(xié)商的功能，能夠真正和被測(cè)件進(jìn)行訓(xùn)練序列的溝通，可以有效地把被測(cè)件設(shè)置成正確的環(huán)回狀態(tài)。

當(dāng)被測(cè)件進(jìn)入環(huán)回模式并且誤碼儀發(fā)出壓力眼圖的信號(hào)后，被測(cè)系統(tǒng)會(huì)把其從RX端收到的數(shù)據(jù)再通過(guò)TX端發(fā)送出來(lái)送回誤碼儀，誤碼儀通過(guò)比較誤碼來(lái)判斷數(shù)據(jù)是否被正確接收，測(cè)試通過(guò)的標(biāo)準(zhǔn)是要求誤碼率小于1E-12。