在當(dāng)前SoC 快速發(fā)展及半導(dǎo)體行業(yè)激烈競(jìng)爭(zhēng)的階段，提高測(cè)試效率、降低測(cè)試成本，是從業(yè)者需要思考和解決的課題。

　　Verigy 93000 是單一平臺(tái)的可升級(jí)測(cè)試系統(tǒng)，它是滿(mǎn)足SoC 技術(shù)全面集成需要的芯片測(cè)試系統(tǒng)解決方案。

　　本論文闡述一種測(cè)試方法使得Verigy 93000 進(jìn)行直流參數(shù)測(cè)試時(shí)獨(dú)立并行使用硬件資源，從而節(jié)省測(cè)試時(shí)間，提高測(cè)試效率。

　　2 Verigy 93000 用于DC測(cè)試的硬件資源

　　2.1 PMU（parameter measure unit，參數(shù)測(cè)量單元）

　　PMU 是Verigy 93000 進(jìn)行DC 測(cè)試最常用的硬件資源（如圖1 所示）。當(dāng)前應(yīng)用最廣泛的Pinscale測(cè)試系統(tǒng)中的PMU 有兩種， 一種稱(chēng)為PPMU（Per- Pin PMU），包含在每個(gè)數(shù)字通道內(nèi)。根據(jù)測(cè)試系統(tǒng)的配置結(jié)構(gòu)，大頭可以達(dá)到2048 個(gè)，小頭1024個(gè)；另一種HPPMU （High Precision PMU，高精度PMU），每個(gè)Group中一個(gè)，大頭有8 個(gè)，小頭結(jié)構(gòu)就只有4 個(gè)。因此在測(cè)試中，只要PPMU 的參數(shù)范圍和精度滿(mǎn)足芯片需求，我們盡可能使用PPMU，并通過(guò)合適的編程方法做到硬件資源完全并行使用，加快測(cè)試速度。

圖1 93000 的PMU 資源

　　2.2 Verigy 93000 的DPS （DevicePower Supply，芯片供電電源）資源

　　Verigy 93000 中每塊DPS 板卡可以提供8 路電源通道，電源通道除了給芯片提供電源外，還具有加電壓測(cè)電流的功能，這通常用于芯片的功耗測(cè)試。

　　本文不就此類(lèi)測(cè)試展開(kāi)討論。

　　3 PPMU 資源完全并行使用的測(cè)試方法

　　PPMU 是Verigy 93000 中每一個(gè)數(shù)字通道都有的硬件資源，它具有加電壓測(cè)電流（VFIM）和加電流測(cè)電壓（IFVM）兩種功能。應(yīng)用這兩種功能進(jìn)行DC 測(cè)試，通常有兩種實(shí)現(xiàn)方法。

　　1） 傳統(tǒng)方法：通過(guò)調(diào)用PPMU 相應(yīng)的API（可編程應(yīng)用接口） PMU_VFIM （加電壓測(cè)電流）和PMU_IFVM（加電流測(cè)電壓）來(lái)實(shí)現(xiàn)。但應(yīng)用這種方法進(jìn)行測(cè)試時(shí)，如果不同的管腳需要不同的測(cè)試條件，測(cè)試時(shí)每個(gè)管腳是串行執(zhí)行的，這樣機(jī)臺(tái)per- pin 的PMU 資源的優(yōu)勢(shì)就沒(méi)有得到最好發(fā)揮，測(cè)試時(shí)間會(huì)相應(yīng)增加。

　　2） Flex DC 測(cè)試方式：可以做到使用PPMU 測(cè)試不同條件的PIN 時(shí)完全獨(dú)立，互不影響。因此，在使用PMU 進(jìn)行DC 測(cè)試時(shí)，為了提高測(cè)試效率，增加產(chǎn)出，在測(cè)試條件允許的情況下，測(cè)試者盡可能采用這種方法。

　　兩種方法的比較如表1 所示。

表1 兩種DC 測(cè)試方法的比較

　　3.1 Flex DC 編程方式的具體實(shí)現(xiàn)

　　Flex DC 測(cè)試方法在程序中通過(guò)PPMU_SETTING、PPMU_RELAY、PPMU_MEASURE以及TASK_LIST 創(chuàng)建任務(wù)列表的方法來(lái)實(shí)現(xiàn)。此時(shí)，我們需要把不同測(cè)試條件的PIN 對(duì)應(yīng)的PPMU的工作模式及條件范圍、RELAY 的狀態(tài)、測(cè)試結(jié)果的獲取分別設(shè)定為相同的SETTING、RELAY 和MEASURE 中，然后把上述設(shè)定添加到同一個(gè)任務(wù)列表中。這樣， 對(duì)于上述SETTING、RELAY 和MEASURE 中的不同pin 包含的動(dòng)作，機(jī)臺(tái)在執(zhí)行測(cè)試的過(guò)程中是完全獨(dú)立并行的，可以做到資源的最優(yōu)利用。

　　以2 個(gè)pin 為例，pin1 測(cè)試中需施加5 V 電壓測(cè)電流，pin2 要施加2.5 V 電壓測(cè)電流，F(xiàn)lex DC 的代碼如下：

　　PPMU_SETTING set1；

　　PPMU_RELAY relay1；

　　PPMU_MEASURE measure1；

　　TASK_LIST task1；

　　set1. pin（ pin1 ）。 vForce（ 5 V）。iRange（ 40mA）。min（ 0 mA）。max（ 50 mA）；

　　set1.pin（ pin2 ）。vForce（ 2.5 V）。iRange（ 40mA）。min（ 0 mA）。max（ 40 mA）；

　　relay1.pin（pin1, pin2）。status（“PPMU_ON”）；

　　measure1.pin （pin1, pin2）。execMode （TM::PVAL）；

　　task1.add（set1）。add（relay1）。add（measure1）；

　　task1.execute（ ）；

　　以一款電源芯片為例，該芯片大部分為DC 測(cè)試項(xiàng)，另加小部分功能測(cè)試。下面我們來(lái)看測(cè)試中采用Flex DC 測(cè)試方法和直接采用PPMU_IFVM進(jìn)行測(cè)試，測(cè)試時(shí)間的對(duì)比情況。（如表2 所示）。

表2 一款電源芯片兩種測(cè)試方法的參數(shù)比較

　　表中對(duì)比可以看出，如不對(duì)測(cè)試程序進(jìn)行優(yōu)化，單芯片測(cè)試時(shí)相差0.6 s，雙芯片同時(shí)測(cè)試相差0.9s；對(duì)測(cè)試程序進(jìn)行優(yōu)化（主要針對(duì)多芯片測(cè)試，使不同位置的芯片測(cè)試中能并行進(jìn)行的動(dòng)作同時(shí)執(zhí)行），時(shí)間差值就更明顯，單芯片為0.9 s，雙芯片達(dá)1.6 s?？梢?jiàn)，采用Flex DC 的測(cè)試方式，可以有效減少測(cè)試時(shí)間。

　　4 小結(jié)

　　結(jié)合Verigy 93000 SoC 測(cè)試機(jī)臺(tái)的特點(diǎn)，討論了一種DC 測(cè)試資源的并行使用方法。結(jié)果表明該方法在測(cè)試中能完全并行使用硬件資源，使測(cè)試時(shí)間有效降低。