多年來，寬同步并行總線已成為數(shù)字設(shè)備之間進行數(shù)據(jù)交換的主要技術(shù)手段。通過并行移動多個比特，這些數(shù)據(jù)總線技術(shù)好像比串行（順序）傳輸技術(shù)的通信速度更快。但遺憾的是，并行總線定時同步（時滯）在時鐘頻率和數(shù)據(jù)傳輸率較高時存在嚴重的問題，這明顯限制了并行總線傳輸?shù)乃俣?。此外，這一技術(shù)在支持長距離、實施成本和最終用戶成本方面也面臨重大挑戰(zhàn)。通過比較，串行總線只發(fā)送一個比特流并具有“自時鐘”機制，因此數(shù)據(jù)和時鐘之間沒有時序偏差（即同時傳輸?shù)谋忍氐竭_時間之差）。借助串行傳輸，消除了信號同步問題，而且整體性能更強。

然而，隨著技術(shù)進步，這個性能障礙得到解決，另一個問題又出現(xiàn)在人們面前。速度更快的新技術(shù)在化解此項挑戰(zhàn)的同時，也使設(shè)計更趨復(fù)雜，而且持續(xù)變化的標準也產(chǎn)生了更多新的設(shè)計難題，這會妨礙產(chǎn)品快速上市并增加開發(fā)成本。包括 PCI-Express、XAUI、RapidIO、USB, HDMI 和 SATA 在內(nèi)的一些新的串行數(shù)據(jù)總線架構(gòu)所帶來的數(shù)據(jù)處理量比幾年前要大好幾個數(shù)量級。
為了確保產(chǎn)品開發(fā)的所有階段之間的交互操作性，標準化勢在必行。領(lǐng)先的技術(shù)公司已經(jīng)將2.5-Gbit/s 和 3-Gbit/s的設(shè)計產(chǎn)品化，而5-Gbit/s 技術(shù)也即將面世，同時，10Gbs 已經(jīng)用于網(wǎng)絡(luò)通信的設(shè)計。在如此復(fù)雜多變的環(huán)境下，工程師極需一些測試解決方案，幫助其迅速輕松地發(fā)現(xiàn)和糾正設(shè)計中的問題。在此，泰克提供了完備的串行數(shù)據(jù)測試解決方案，有助于工程師開發(fā)產(chǎn)品，并能夠確保符合最新的串行數(shù)據(jù)測試要求。


測試高速串行數(shù)據(jù)總線
在設(shè)計過程中，工程師需要確認高速串行總線能夠正確傳送數(shù)據(jù)，同時串行傳輸問題也不會給其他系統(tǒng)元件帶來不利影響。最新標準具有更快的邊緣速率和更窄的數(shù)據(jù)脈沖，對驗證、調(diào)試和測試過程提出了一些獨特且嚴格的要求。

隨著數(shù)千兆數(shù)據(jù)傳輸率在數(shù)字系統(tǒng)中屢見不鮮，信號完整性（即集成電路正確運行所具備的信號質(zhì)量）也逐漸成為設(shè)計人員關(guān)注的重點。數(shù)據(jù)流中一個比特的錯誤都會對指令或數(shù)據(jù)交換處理的結(jié)果產(chǎn)生巨大的影響。

可能會對傳輸信號質(zhì)量造成損害的因素包括：


千兆信號速度：超高速傳輸率、低電壓差分信號和多級信號傳輸更容易引起信號完整性問題、差分時滯、噪音和模擬干擾的問題。由于串行總線可以為單通道架構(gòu)，也可以為多通道架構(gòu)以提升數(shù)據(jù)量，此時將造成整體設(shè)計更復(fù)雜并可能引起通道時滯定時干擾問題。


抖動：由于較高的數(shù)據(jù)速率和嵌入的時鐘的影響，現(xiàn)代串行設(shè)備會很容易受到抖動的影響，抖動會產(chǎn)生傳輸錯誤并導(dǎo)致比特差錯率，性能下降。抖動通常使信號偏離理想的時間。抖動通常源自串?dāng)_、系統(tǒng)噪音、同步開關(guān)輸出和一些其他的常見干擾信號。


傳輸線影響：傳輸線作為電源和信號傳輸?shù)闹薪?，可以是簡單的無源線路元件，如電線、電纜和芯片印刷電路板（PCB）互連。借助串行數(shù)據(jù)技術(shù)，信號發(fā)送器、傳輸線和接收器共同構(gòu)成了串行數(shù)據(jù)網(wǎng)絡(luò)。而由此帶來的傳輸效應(yīng)（如反射和阻抗不連續(xù)）會嚴重影響信號質(zhì)量并導(dǎo)致傳輸錯誤。


噪音：噪音是在采樣數(shù)據(jù)中出現(xiàn)的任何多余的信號。噪音來自外源（如 AC 電源線）和內(nèi)源（如數(shù)字時鐘、微處理器和開關(guān)電源）。噪音可能是瞬時的，或者是寬帶隨機噪音，但都會引起抖動和信號完整性問題。


帶有嵌入式時鐘的高速數(shù)字信號具有越來越像模擬系統(tǒng)的特征，使設(shè)計驗證和系統(tǒng)集成面臨更嚴峻的挑戰(zhàn)。由于信號即使在很小的失真或抖動下都可能使系統(tǒng)變得不穩(wěn)定，這令用戶在各種條件下實施精確驗證、特征描述和強度測試都要面臨新的問題。

高速串行數(shù)據(jù)測試過程

受消費需求的推動，設(shè)計工程師經(jīng)常需要將新功能集成到采用領(lǐng)先技術(shù)的系統(tǒng)設(shè)計中。為了便于工程師使用，每種串行數(shù)據(jù)技術(shù)的設(shè)計和操作都會在唯一的標準文檔中進行定義，該文檔通常由行業(yè)委員會編寫。每個標準還必需經(jīng)過專業(yè)測量和一致性測試過程，這就給現(xiàn)有復(fù)雜的設(shè)計任務(wù)又增加了新的工作。這些標準針對高速數(shù)據(jù)信號傳輸和編碼、封裝、時鐘嵌入、傳輸屬性和一致性測試過程。設(shè)計人員根據(jù)明確的高速串行技術(shù)標準和測試程序，方能夠創(chuàng)造出具有良好互操作性的產(chǎn)品。

典型的高速串行數(shù)據(jù)測試過程包括：


設(shè)計驗證：設(shè)計和測試工程師需要驗證其設(shè)計在實際的操作中是否符合設(shè)計仿真、技術(shù)指標以及具有全部功能。這需要在現(xiàn)實和極限強度條件下進行全面的特征描述、調(diào)試和分析。

特征描述：在元件的初始測試中，設(shè)計人員將描述性能特征，從而確定信號行為是否符合規(guī)范。通常需要進行大量地精確測量，從而確定高速總線是否工作正常。特征描述通常包括測量上升/下降時間、邊緣到邊緣時間、抖動和抖動容限、信號路徑的時滯、總線建立時間和數(shù)據(jù)路徑變化。
排除故障：對于任何被發(fā)現(xiàn)的特征描述或操作問題，工程師都需要進行調(diào)試并查出故障或異常條件，如硬件時間、串?dāng)_、信號質(zhì)量和/或軟件設(shè)計問題等。
一致性測試：為確保多個供應(yīng)商和產(chǎn)品之間能夠即插即用，相互兼容，設(shè)計師必需確認最終設(shè)計符合行業(yè)特定的串行數(shù)據(jù)標準。一致性測試是一個復(fù)雜且比較耗費時間的環(huán)節(jié)，而且通常需要高級測試和分析功能。在串行標準的一致性測試規(guī)范中，通常包括幅度、定時、抖動、阻抗和眼圖測量。

通常工程師需要全面評估芯片和系統(tǒng)性能。在千兆赫速度下，抖動、發(fā)射器和接收器之間的阻抗不連續(xù)，或者硬件和軟件之間的系統(tǒng)級干擾都會引起定時問題。每個設(shè)計階段都需要全方位的分析工具進行更深入的觀察，進而全面描述特征并發(fā)現(xiàn)隔離邊緣設(shè)計或系統(tǒng)影響。

領(lǐng)先的設(shè)計、縮短產(chǎn)品開發(fā)周期、擴展供應(yīng)鏈和符合特定技術(shù)標準都必需要通過優(yōu)秀的驗證和測試工具實現(xiàn)。借助先進的數(shù)據(jù)分析能力，泰克的測試和測量儀器是用戶在開發(fā)過程早期發(fā)現(xiàn)設(shè)計問題，縮短串行數(shù)據(jù)產(chǎn)品的設(shè)計周期，加快進入市場的時間以及降低成本的有效手段。敬請關(guān)注下一篇博文：主要的高速串行接口技術(shù)及測試解決方案