人的頭發(fā)橫截面直徑大概是80μm，以采用28nm制程工藝的SRAM為例，可以在頭發(fā)的橫截面上放20735個這個樣的SRAM單元，隨著微縮技術(shù)的發(fā)展，在直徑為80μm的橫截面上，可以容納越來越多的SRAM單元了。這主要是由光刻工藝及其技術(shù)演進實現(xiàn)的。

然而，隨著特征尺寸的不斷微縮，逐漸達到了半導(dǎo)體制造設(shè)備和制程工藝的極限，眼下，集成電路的晶體管數(shù)量，以及功耗和性能已經(jīng)很難像過去40年那樣，幾乎一直在順暢地呈現(xiàn)出線性的發(fā)展態(tài)勢(也就是按照摩爾定律演進)，而且，不但工藝難度越來越大，成本也高得嚇人，能夠提供10nm及更先進制程工藝芯片制造的廠商只剩下臺積電、三星和英特爾這三家。

在這三家中，真正引領(lǐng)摩爾定律向前演進的還是英特爾和臺積電這兩強，這兩家公司一直是摩爾定律的支持者，臺積電更是認為，半導(dǎo)體制程工藝可以按照摩爾定律，演進到0.1nm。而在這兩強當(dāng)中，臺積電后來居上，在最近5年左右的時間里，在半導(dǎo)體制程工藝上一直壓英特爾一頭，不過，臺積電成立于1987年，而英特爾成立于1968年，且摩爾定律就是由英特爾創(chuàng)始人之一的戈登·摩爾(Gordon Moore)于1965年提出來的。

因此，真正伴隨芯片制造和摩爾定律從誕生，到發(fā)展壯大，再到如今的緩慢前行，就是英特爾了，通過該公司的芯片發(fā)展歷程，以及制程節(jié)點的演進和晶體管數(shù)量的提升，可以對半導(dǎo)體工藝和摩爾定律的發(fā)展有一個直觀和系統(tǒng)的認識。

從第一款商用處理器到10nm芯片

1965年4月，《電子學(xué)》雜志(Electronics Magazine)第114頁發(fā)表了戈登·摩爾(時任仙童半導(dǎo)體公司工程師)撰寫的文章〈讓集成電路填滿更多的組件〉，文中預(yù)言半導(dǎo)體芯片上集成的晶體管和電阻數(shù)量將每年增加一倍，這也就是摩爾定律的雛形。

1975年，摩爾在IEEE國際電子組件大會上提交了一篇論文，根據(jù)當(dāng)時的實際情況對摩爾定律進行了修正，把“每年增加一倍”改為“每兩年增加一倍”，而普遍流行的說法是“每18個月增加一倍”。但1997年9月，摩爾在接受一次采訪時聲明，他從來沒有說過“每18個月增加一倍”。

1968年，也就是摩爾提出摩爾定律最初版本后三年，他與朋友聯(lián)合創(chuàng)立了英特爾公司，該公司最初是以設(shè)計和生產(chǎn)存儲器為主，后來根據(jù)應(yīng)用和市場發(fā)展趨勢，逐步將業(yè)務(wù)重心轉(zhuǎn)移到了處理器上。

1971年，英特爾發(fā)布了世界第一塊商用微處理器4004，當(dāng)時采用的是10μm制程工藝，使得該芯片上集成了2250個晶體管。

1979年，該公司又推出了處理器8086，采用了3μm制程工藝，使得該芯片上集成了29000個晶體管，較10μm工藝有了10幾倍的提升，這也是摩爾定律演進的首次價值體現(xiàn)。

1982年，英特爾推出了80286，采用1.5μm制程，晶體管數(shù)量達到了134000個。

1985年，該公司推出了著名的386系列處理器，將制程工藝節(jié)點提升到了1μm，這使得晶體管數(shù)量又猛增到275000個，與3μm相比，又提升了近10倍。

1989年，英特爾推出了486系列處理器，采用0.8μm制程，使得晶體管數(shù)量達到120萬個。

1993年，該公司推出了首款奔騰處理器，采用0.8μm制程，晶體管數(shù)量則提升到了310萬個。

1995年，推出了奔騰Pro，將制程工藝節(jié)點演進到了0.6μm~0.35μm，從而使得晶體管數(shù)量達到了550萬個。

2000年，該公司又推出了奔騰4系列處理器，采用了0.18μm制程，晶體管數(shù)量達到4200萬個。

2006年，推出了酷睿系列處理器，采用了65nm制程，晶體管數(shù)量突破了1億，達到1.51億個。

2010年，英特爾又推出了酷睿i7-980x，采用了32nm制程，晶體管數(shù)量突破了10億，達到11.7億個。

2015年，推出了酷睿i7-4960x處理器，采用了22nm制程，使得晶體管數(shù)量提升到了18.6億個。

發(fā)展到最近兩三年，英特爾處理器則以14nm為主要制程。

從2007年開始，英特爾在制程方面，進入了著名的“Tick-Tock”節(jié)奏，“TIck”代表制程工藝提升，而“Tock”代表工藝不變，芯片核心架構(gòu)升級。一個“TIck-Tock”代表完整的芯片發(fā)展周期，耗時兩年。

按照TIck-tock節(jié)奏，英特爾可以跟上摩爾定律的演進，大約每24個月可以讓晶體管數(shù)量翻一番。2015年，該公司宣布采用“架構(gòu)、制程、優(yōu)化” (APO，Architecture Process OpTImization)的三步走戰(zhàn)略。這意味著每36個月，晶體管數(shù)量才會翻一番。

自2015年至今，英特爾已在14nm制程節(jié)點處停留約4年時間，從Skylake(14nm)、Kaby Lake(14nm+)、CoffeeLake(14nm++)，一直在更新14nm制程。其10nm原計劃于2016年推出，但經(jīng)歷了多次推遲，直到今年才實現(xiàn)量產(chǎn)。

臺積電后來居上

與英特爾類似，臺積電跟隨摩爾定律的腳步一刻也沒有停歇，而且，臺積電憑借晶圓代工業(yè)務(wù)后來居上，贏得了智能手機時代蘋果、高通、華為海思等大客戶。臺積電于2015下半年量產(chǎn) 16nm FinFET工藝，這與英特爾的14nm量產(chǎn)時間基本同步。此后4年，英特爾反復(fù)升級14nm節(jié)點，10nm經(jīng)歷多次跳票。而臺積電則于2017年量產(chǎn)10nm工藝，并于2018年率先推出7nm工藝，從而在緊跟摩爾定律步伐方面，開始領(lǐng)先于英特爾。而英特爾10nm制程一再推遲，后段采用多重四圖案曝光(SAQP)良率較低可能是主要原因。

7nm方面，EUV是未來更先進制程不可或缺的工具，英特爾采用EUV雙重曝光技術(shù)已有提前布局，仍有望按原定計劃量產(chǎn)，由于英特爾7nm節(jié)點不再面臨SAQP四重曝光技術(shù)難題，而是EUV雙重曝光，有望按原計劃，于2020年量產(chǎn)。

而從晶體管密度、柵極間距、柵極長度等指標(biāo)來看，英特爾的14nm、10nm節(jié)點則要優(yōu)于臺積電，2014年，英特爾發(fā)布的14nm節(jié)點，每平方毫米3750萬個晶體管，臺積電16nm節(jié)點約為每平方毫米2900萬個晶體管。英特爾14nm節(jié)點柵極長度24nm，優(yōu)于臺積電的33nm。10nm方面，英特爾的晶體管密度為每平方毫米1.008億個，臺積電10nm節(jié)點晶體管密度為每平方毫米4810萬個。

目前來看，臺積電略占上風(fēng)，未來發(fā)展，關(guān)鍵要看英特爾10nm量產(chǎn)進度。就目前已發(fā)布的技術(shù)信息來看，英特爾持續(xù)更新的14nm與臺積電的10nm處于同一量級，臺積電已量產(chǎn)的7nm制程顯著優(yōu)于英特爾14nm的。可見，臺積電在量產(chǎn)時間上略占上風(fēng)，而實際技術(shù)儲備差別不大。