1 引言

TLV320C56/57是美國TI公司生產的音頻處理集成電路(VBAP)，它內含發(fā)送和接收編譯碼電路以及發(fā)送、接收濾波器，可用于遠距離語音通訊、數(shù)字信號處理、數(shù)字音頻處理、數(shù)字信號測量等系統(tǒng)和領域。TLV320AC56/57的主要參數(shù)如下：

TLV320AC56/57有DIP和PT兩種封裝形式，圖1所示為其引腳排列圖。

TLV320AC56/57集成電路有壓展和線性兩種工作模式。在壓展工作模式下，數(shù)據(jù)的發(fā)送和接收均為8位;在線性工作模式下，數(shù)據(jù)的發(fā)送和接收為16位，另3位用于衰減控制，也可填充三個"0".

發(fā)送部分可直接與駐極體話筒接口，以將話筒信號送給緩沖放大器變固定電平信號，然后再經去噪后送給帶通濾波器。在壓展工作模式下，濾波器輸出信號應送給壓展A/D轉換器。

接收部分有壓展和線性兩個D/A轉換器，分別用于轉換從DIN輸入的串行數(shù)據(jù)。所得的模擬信號送到隔離電容濾波器以濾除帶外信號。濾波器同時提供(SinX)/X校正以使信號平滑。其輸出信號將直接供給耳機放大器，該放大器的增益是可調的，并能提供低功耗的差分輸出。

TLV320AC56/57內有一帶隙高精度電源電路，參考電壓VMID等于Vcc/2,對放大電路和話筒偏置提供相當于1/2電平的虛地，另一參考電壓可為MICBIAS提供話筒的電流偏置。圖2是它的功能方框圖。

2 引腳功能

下面是TLV320AC56/57的引腳功能說明。其中各引腳后的括號內分別是DIP-20和PT-48腳封裝的引腳號，"×"表示該封裝無此引腳。

AGND(×/34腳)：所有內部模擬電路地;

AVcc(×/4腳)：所有內部模擬線中的3V供電電源;

CLK(11/19腳)：時鐘輸入，在固定比特率的情況下，它可作為主時鐘、發(fā)送和接收數(shù)據(jù)的時鐘，在可變比特率條件下，CLK僅作主頻時鐘用;

DCLK(7/14腳)：固定或變比特率選擇端。DCLK與VCC相連時，選擇固定比特率模式;DCLK不與VCC相連時，選擇可變比特率模式，這時，DCLK是接收數(shù)據(jù)時鐘;

DGND(×/27腳)：所有數(shù)據(jù)線路的接地端;

DIN(8/15腳)：接收數(shù)據(jù)輸入端，在固定比特率模式下，接收數(shù)據(jù)時鐘頻率的波形負波時，接收數(shù)據(jù)輸入;

DOUT(13/21腳)：發(fā)送數(shù)據(jù)輸出端，當發(fā)送數(shù)據(jù)時鐘的正半波時發(fā)送數(shù)據(jù);

DVCC(×/9腳)：所有內部數(shù)據(jù)線路的3V電源;

EARA(2/44腳)：耳機輸出端，與EARB組成差分驅動輸出;

EARB(3/45腳)：耳機輸出端，與EARA組成差分驅動輸出(模擬信號輸出);

EARGS(4/46腳)：耳機輸出增益設置輸入端，一個外部電阻電壓分配網(wǎng)絡聯(lián)EARA和EARB兩端，其電壓分配比率決定著功率放大器的增益。當EARGS與EARB相連時，增益最大;EARGS與EARA連接時，增益最小。外接RC網(wǎng)絡可校正耳機的頻率響應;

EARMUTE(10/17腳)：耳機輸出靜音控制信號輸入端，當EARMUTE為低電平時，輸出放大器靜止，無音頻信號輸出;[!--empirenews.page--]

GND(16/×腳)：內部線路接地端;

LINSEL(15/26腳)：線性模式選擇輸入端。當它為低電平時，選擇線性編/譯碼工作方式;當處于高電平時，選擇壓展編/譯碼模式。XX56壓展碼采用μ律，XX57采用A律;

MICBIAS(20/42腳)：話筒偏置，對駐極體話筒，MICBIAS電壓等于VMID;

MICGS(19/41腳)：內部話筒放大器輸出端。通常作為反饋信號用作話筒放大器的增益控制，如果需要附加音響，可在MICGS和EARGS(模擬)之間接一個電阻網(wǎng)絡;

MICIN(18/40腳)：話筒信號輸入端;

MICMUTE(6/11腳)：話筒輸入靜音控制信號輸入。當此信號為低電平時，發(fā)送的數(shù)字信號均為"0";

PDN(1/43腳)：電源控制信號輸入端，當此信號為TTL低電平時，系統(tǒng)將降低電源電壓，以減小能量的損耗;

TSX/DCLKX(14/22腳)：發(fā)送時間通道選通或發(fā)送通道的數(shù)據(jù)時鐘輸入端。在固定比率模式下，該引腳的一個開漏極輸出并直接到地。通常也作為三態(tài)緩沖器的使能信號。在可變比特率條件下，DCLKX是數(shù)據(jù)時鐘的輸入端;

Vcc(5/×腳)：所有內部線路的3V電源;

VMID(17/36腳)：VCC/2偏置參考電壓，在該端接入一個4700pF~1μF的低損高頻電容到地可作濾作用。

3 工作過程

在電源正常工作時，TLV320AC56/57可在下列情況下進行初始化操作：

(1)接地;

(2)接通VCC;

(3)接通所有的時鐘信號;

(4)將PDN接至TTL高電平;

(5)把同步脈沖加在FSX和FSR端。

該芯片對死機設計有很好的保護。但當電源狀況不符合要求時，死機的情況仍有可能發(fā)生。轔幫助確認死機情形，在電源VCC與GND之間應反接一個二極管，它的正向壓降應等于或小于0.4V(可選用1N5711或等同元件)。

在發(fā)送通道加上或打開電源開關時，DOUT和TSX在大約4個幀時間內(約500μs)保持高阻態(tài)，然后，DOUT、TSX和其它信號均有效，并在各自的時間通道中處理信號。因為自動清零線路的原因，發(fā)送端模擬電路約需60ms達到平衡。為進一步完善系統(tǒng)，當CLK中斷時，DOUT和TSX應置于高阻態(tài)。

音頻信號是模擬信號，是通過麥克風捕獲到的變成為一定電平的信號。它是時間的連續(xù)函數(shù)。我們知道這個信號振幅就是音量，頻率就是音調。一般來說人耳可感受的正弦波的范圍是從20 Hz 的低頻聲音到20 000 Hz 的高頻聲。把這樣的模擬信號轉變成計算機以及網(wǎng)絡能夠接受的數(shù)字信號的第1 步是對模擬信號進行采樣，使其成為時間的離散函數(shù)。

為了以后恢復模擬信號的原貌，采樣頻率應該不低于模擬信號最高頻率的兩倍(Harry Nyquist 定理)。第2步就是對采樣來的離散信號進行編碼即所謂的脈沖編碼調制(pulse code modulation,PCM)，也就是用二進制碼來表示每個離散信號的幅度。硬件實現(xiàn)上主要是由采樣保持器和模數(shù)轉換器來完成的，即構成一個音頻輸入設備。

TLV320AC56/57系統(tǒng)可提供低電平工作和三種等待模式。當一個外部低電平信號加在PDN時，系統(tǒng)將關機。沒有信號時，PDN內部上拉至高電平以使系統(tǒng)保持活性。在低電平模式下，系統(tǒng)的電源消耗僅為2mW。

將DCLKR接至數(shù)據(jù)接收時鐘即選擇了可變比特率工作方式，同時也選定了接收時鐘頻率。在這種模式下，主時鐘控制開關電容濾波器，從而DIN和DOUT端的輸出則分別由DCLKR和DCLKX來控制，TLV320AC56/57允許系統(tǒng)以低于時鐘頻率的任何速度傳輸數(shù)據(jù)，但DCLKR和DCLKX必須與CLK同步。

采集來的音頻數(shù)據(jù)有著相當巨大的數(shù)據(jù)量，如果不經過壓縮，保存它們需要大量的存貯空間，傳輸起來也比較困難，很自然，人們想到了壓縮。可以說，這一環(huán)節(jié)在數(shù)字音頻技術中占有特別重要的地位。目前常用的壓縮方法有很多種，不同的方法具有不同的壓縮比和還原音質。編碼的格式和算法也各不相同，其中某些壓縮算法相當復雜，普通程序不可能去實現(xiàn)其編解碼算法。

當FSX輸入高電平時，在DCLKX的正半周將由DOUT端將數(shù)據(jù)發(fā)送出去。當FSR為高電平時，在DCLKR的負半周，由DIN接收數(shù)據(jù)，在可變化特率模式下，如果DCLK有振蕩信號，且FSX保持高電平，則在一幀的時間通道內，DOUT上的數(shù)據(jù)字是重復的。

為了避免因中斷而引起的串音干擾，芯片使用了單獨的數(shù)-模轉換器、濾波器和通道參考電壓，這使得兩個通道可以完全獨立運行。主時鐘、數(shù)據(jù)時鐘和時間通道的檢測必須在每一開始的時候同步。

芯片內部產生的精確帶隙參考電壓可為發(fā)送與接收通道提供所有的參考起泡沫。在制造過程中，芯片的每一通道的增益都已得到調整。從而保證了在外部電壓和溫度變化時增益的穩(wěn)定性。

4 應用接口

TLV320AC56采用的是μ律(壓展模式)，相當于CCITT G.711標準。而TLV320AC57則采用A律，相當于CCITT G.711標準。在線性模式下兩者相同。且輸入放大器的接口與駐極體話筒完全兼容，其典型接口電路如圖3所示。話筒放大器的輸出MICGS通常與反饋網(wǎng)絡相連，該信號同時加在放大器的反相輸入端以穩(wěn)定放大器的增益值。VMID端可用于濾波器的接入。而MICUMUTE端上的開關K可用來對話筒靜音進行控制。